特許
J-GLOBAL ID：200903090111148036

不揮発性半導体記憶装置およびその製造方法

発明者：
藤原 一郎

藤原 一郎 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-093034
公開番号（公開出願番号）：特開2002-289708
出願日： 2001年03月28日
公開日（公表日）： 2002年10月04日
要約：
【要約】【課題】信頼性に関する特性を改善し、あるいは信頼性を維持しながら低電圧化,高速化を図る。【解決手段】半導体SUB上に積層された複数の誘電体膜SIN,SIOと、複数の誘電体膜上の制御電極GEとを有している。この複数の誘電体膜が、窒化膜SINと、当該窒化膜上の酸化膜SIOとを含み、窒化膜と酸化膜とからなる積層膜内の膜厚方向における電荷トラップ分布が、当該窒化膜と酸化膜との間に形成された構造遷移層を中心とした領域に局在している。窒化膜SINを水素フリーの膜で形成すると、構造遷移層付近の界面トラップが今まで以上に電荷蓄積に寄与するようになる。
請求項（抜粋）：
半導体上に積層された複数の誘電体膜と、複数の誘電体膜上の制御電極とを有した不揮発性半導体記憶装置であって、上記複数の誘電体膜が、窒化膜と、当該窒化膜上の酸化膜とを含み、上記窒化膜と上記酸化膜とからなる積層膜内の膜厚方向における電荷トラップ分布が、当該窒化膜と酸化膜との間に形成された構造遷移層を中心とした領域に局在した不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2件)：
H01L 29/78 371 ,  H01L 27/10 434
Fターム (28件)：
5F083EP17 ,  5F083EP42 ,  5F083EP43 ,  5F083EP77 ,  5F083ER02 ,  5F083ER14 ,  5F083GA01 ,  5F083GA16 ,  5F083JA01 ,  5F083JA02 ,  5F083JA04 ,  5F083JA05 ,  5F083JA06 ,  5F083JA33 ,  5F083JA53 ,  5F083PR21 ,  5F083PR39 ,  5F101BA41 ,  5F101BA42 ,  5F101BA45 ,  5F101BA46 ,  5F101BA52 ,  5F101BB02 ,  5F101BB08 ,  5F101BC02 ,  5F101BF02 ,  5F101BH02 ,  5F101BH04
引用特許：
審査官引用 (16件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM