特許
J-GLOBAL ID：200903004419931765
レイアウト検証プログラム、レイアウト検証方法およびレイアウト検証装置
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2007-246089
公開番号（公開出願番号）：特開2009-075971
出願日： 2007年09月21日
公開日（公表日）： 2009年04月09日
要約：
【課題】歩留まりの低下を防止することができる。【解決手段】コンピュータ1は、以下の機能を有する。検証手段2は、レイアウト設計によって所定の配線部位3に配設されている複数のビア4、5より少ないビアの個数でタイミング検証を行う。レイアウト修正手段6は、タイミング検証の結果、遅延時間が所定時間を満たさない場合、配線部位3のビアの個数を調整してレイアウトを修正する。ビアの切断時等においてもタイミングエラーの発生を防止することができ、歩留まりや信頼性の向上を図ることができる。【選択図】図1
請求項（抜粋）：
デバイス間のタイミングを検証してレイアウトを検証するレイアウト検証プログラムにおいて、
コンピュータを、
レイアウト情報格納部に格納されているレイアウト情報を取り出し、レイアウト設計によって所定の配線部位に配設されている複数のビアより少ないビアの個数でタイミング検証を行う検証手段、
前記タイミング検証の結果、遅延時間が所定時間を満たさない場合、前記配線部位のビアの個数を調整してレイアウトを修正するレイアウト修正手段、
として機能させることを特徴とするレイアウト検証プログラム。
IPC (2件)：
FI (4件)：
G06F17/50 658J
, G06F17/50 668M
, H01L21/82 T
, G06F17/50 670D
5B046AA08
, 5B046BA06
, 5B046JA01
, 5F064BB19
, 5F064EE02
, 5F064EE03
, 5F064EE22
, 5F064EE27
, 5F064EE42
, 5F064EE43
, 5F064EE47
, 5F064HH02
, 5F064HH06
, 5F064HH10
, 5F064HH13
, 5F064HH14
