特許
J-GLOBAL ID:200903004509464279

レギュレータ回路

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2001-193238
公開番号(公開出願番号):特開2003-005848
出願日: 2001年06月26日
公開日(公表日): 2003年01月08日
要約:
【要約】【課題】定常状態における消費電力を増大させることなく、負荷電流が急激に減少した時の出力電圧の上昇を低減できるレギュレータ回路を提供する。【解決手段】定常状態において負荷IL1の電流が大電流から微小電流へ急激に減少した場合、負帰還制御の応答の遅れによってキャパシタCL1に電荷が充電され、出力電圧が目標電圧より高くなる。すると、ノードN34の電圧が低下し、ダイオード31がオフ状態となって、キャパシタ32に電圧が保持される。これにより、コンパレータ42の出力がローレベルからハイレベルになり、n型MOSトランジスタ82がオン状態となる。また、ノードN34の電圧低下によってn型MOSトランジスタ50のゲート-ソース間電圧が電圧源71の電圧より小さくなると、コンパレータ72もハイレベルに反転する。
請求項(抜粋):
入力される制御信号のレベルに応じた電圧を出力する電圧出力回路と、上記電圧出力回路の出力電圧と所望の電圧との誤差に応じたレベルを有する上記制御信号を出力する制御信号出力回路と、上記出力電圧を増大させる極性側における上記制御信号のピークレベルを、所定の減衰速度で保持するピーク保持回路と、上記制御信号のレベルと上記ピーク保持回路の保持ピークレベルとを比較し、当該比較結果に応じて上記電圧出力回路の負荷インピーダンスを変化させる負荷制御回路と、を有するレギュレータ回路。
IPC (2件):
G05F 1/618 310 ,  G05F 1/56 310
FI (2件):
G05F 1/618 310 ,  G05F 1/56 310 N
Fターム (11件):
5H430EE04 ,  5H430EE08 ,  5H430EE09 ,  5H430FF04 ,  5H430FF13 ,  5H430GG08 ,  5H430HH03 ,  5H430JJ07 ,  5H430LA02 ,  5H430LA03 ,  5H430LB06
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る