特許
J-GLOBAL ID：200903004522544230

MRAM電極用保護構造

発明者：
タトル マーク イー.

タトル マーク イー. について


出願人/特許権者：
マイクロン テクノロジー インコーポレイテッド

マイクロン テクノロジー インコーポレイテッド について


代理人 (5件)： 三枝 英二 ,  舘 泰光 ,  眞下 晋一 ,  松本 公雄 ,  立花 顕治
公報種別：公表公報
出願番号（国際出願番号）：特願2002-581597
公開番号（公開出願番号）：特表2004-527123
出願日： 2002年02月14日
公開日（公表日）： 2004年09月02日
要約：
磁気ランダムアクセスメモリ(MRAM)などの磁気記憶装置、及びその形成方法がここに記載される。磁気記憶装置は、トンネリング磁気抵抗(TMR)構造、巨大磁気抵抗(GMR)構造などの、磁場に敏感でデータを格納するビット(24)を含んでいる。ビット(24)は、好ましくは、磁気保護構造(52,54)を有する上部電極(74)と下部伝導配線(12)との間に配設される。上部電極(74)は、ダマシンプロセスによって、好ましくは銅で形成される。上部電極(74)の磁気保護構造(52,54)は、磁気物質層(54)(例えばCo-Fe)を含み、障壁層(52)(例えばTa)も含み得る。さらに、磁気保護構造(52,54)の積層は、ビット(24)と反対方向を向いた上部電極(74)の1,2,3面と接触させることができる。
請求項（抜粋）：
ダマシントレンチ内の一連の上部電極と、 該上部電極の少なくとも1つの外側表面上の複数の上部磁気保護構造と、 前記上部電極に垂直に配列された一連の下部電極と、 前記上部電極と前記下部電極との間に配置され、その上面が前記上部電極と接触し、且つその下面が前記下部電極と接触した、磁場に敏感なビット領域とを含んで構成されている磁気メモリ配列。
IPC (2件)：
H01L27/105 ,  H01L43/08
FI (2件)：
H01L27/10 447 ,  H01L43/08 Z
Fターム (10件)：
5F083FZ10 ,  5F083GA13 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA60 ,  5F083KA01 ,  5F083KA05 ,  5F083PR05 ,  5F083PR38
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM