特許
J-GLOBAL ID:200903004629036130

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-049594
公開番号(公開出願番号):特開平7-307094
出願日: 1995年03月09日
公開日(公表日): 1995年11月21日
要約:
【要約】【目的】 改良された不揮発性半導体記憶装置を提供すること。【構成】 3値以上の多値を記憶する電気的書き替え可能な複数のメモリセルがマトリックス配置されたメモリセルアレイ(30)、前記メモリセルとデータの授受を行う複数本のビット線(31)、前記ビット線の電位をセンス・増幅する複数のセンスアンプ(32)、前記メモリセルに書き込むデータを保持する複数のデータラッチ(33)、前記メモリセルにデータへの書き込みの正否かをチェックする複数のベリファイ手段(34)及び前記複数のセンスアンプ、複数のデータラッチ及び複数のベリファイ手段と前記ビット線との接続をそれぞれ制御する複数のスイッチ手段(35)を具備し、前記複数のスイッチ手段は前記メモリセルから前記ビット線にデータを取り出した後に解放状態になり、前記複数のセンスアンプは前記複数のスイッチ手段の解放後にほぼ同時に前記ビット線のデータをセンス・増幅する。
請求項(抜粋):
3値以上の多値を記憶する電気的書き替えが可能な複数のメモリセルがマトリックス配置されたメモリセルアレイと、前記複数のメモリセルにそれぞれ接続され、前記メモリセルとデータの授受を行う複数本のビット線と、前記ビット線の電位をセンス・増幅する複数のセンスアンプと、前記メモリセルに書き込むデータを保持する複数のデータラッチと、前記メモリセルにデータの書き込みが正しく行われたか否かをチェックする複数のベリファイ手段と、前記複数のセンスアンプ、複数のデータラッチ及び複数のベリファイ手段と前記ビット線との接続をそれぞれ制御する複数のスイッチ手段と、前記複数のデータラッチの内容によって前記ビット線に電位を設定する書き込み制御手段と、を具備し、前記複数のスイッチ手段は、前記メモリセルから前記ビット線にデータを取り出した後に、解放状態になり、前記複数のセンスアンプは、前記複数のスイッチ手段の解放後に、ほぼ同時に作動して前記ビット線に取り出されたデータをセンス・増幅することを特徴とする不揮発性半導体記憶装置。
IPC (6件):
G11C 16/04 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件):
G11C 17/00 308 ,  G11C 17/00 510 A ,  G11C 17/00 520 A ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許:
審査官引用 (8件)
  • 特開平2-040198
  • 特開平4-011397
  • 特開平4-082091
全件表示

前のページに戻る