半導体記憶装置およびそのバーストアドレスカウンタ

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-358544
公開番号（公開出願番号）：特開平11-191292
出願日： 1997年12月25日
公開日（公表日）： 1999年07月13日
要約：

【要約】【課題】SDR方式の動作モードでのリニアモードあるいはインターリーブモードを選択的に発生可能なバーストアドレスカウンタの回路構成を簡単化する。【解決手段】複数個のデコーダ311〜314とマルチプレクサ321〜324とレジスタ331〜334を互いに逆向きのループ状に第1の配線351および第2の配線352により接続し、バーストアドレス発生動作の開始時にはデコーダの出力信号を選択してレジスタにスタートアドレスをプリセットし、この後、リニアモードの時には第1の配線によるループ状にデータシフトを行ってレジスタからリニアモードのバーストアドレス信号を出力し、インターリーブモードの時にはバーストアドレス信号の下位ビットの論理レベルに応じて第1の配線あるいは第2の配線によるループ状にデータシフトを行ってレジスタからインターリーブモードのバーストアドレス信号を出力する。

請求項（抜粋）：

それぞれアドレス信号をデコードする4個のデコーダ回路と、それぞれ複数の入力端を有し、前記4個のデコーダ回路の各出力信号が対応して各第1入力端に入力し、各制御入力端にそれぞれ供給されるマルチプレクサ制御信号に基づいてそれぞれ複数の入力端の入力を切換選択して出力する4個のマルチプレクサ回路と、前記4個のマルチプレクサ回路の各出力信号が対応して入力し、それぞれクロック信号を受け、それに同期して前記4個のマルチプレクサ回路のうちの対応するマルチプレクサ回路の出力信号を取り込む4個のレジスタ回路と、前記4個のレジスタ回路のうちの1番目のレジスタ回路の出力信号を前記4個のマルチプレクサ回路のうちの4番目のマルチプレクサ回路の第2入力端に入力させ、前記4個のレジスタ回路のうちの2番目乃至4番目のレジスタ回路の出力信号を前記4個のマルチプレクサ回路のうちの1番目乃至3番目のマルチプレクサ回路の第2入力端に入力させるように接続し、シングルデータレート方式のリニアモード時およびインターリーブモード時に使用される第1の配線と、前記4個のレジスタ回路のうちの1番目乃至3番目のレジスタ回路の出力信号を前記4個のマルチプレクサ回路のうちの2番目乃至4番目のマルチプレクサ回路の第3入力端に入力させ、前記4個のレジスタ回路のうちの4番目のレジスタ回路の出力信号を前記4個のマルチプレクサ回路のうちの1番目のマルチプレクサ回路の第3入力端に入力させるように接続し、シングルデータレート方式のインターリーブモード時に使用される第2の配線を具備することを特徴とするバーストアドレスカウンタ。

IPC (4件)：

G11C 11/413 , G11C 8/04 , G11C 11/417 , G11C 11/407

FI (4件)：

G11C 11/34 J , G11C 8/04 , G11C 11/34 305 , G11C 11/34 362 S

引用特許：

出願人引用 (3件)

特開平4-184791
半導体記憶装置
公報種別：公開公報出願番号：特願平6-287752 出願人：日本電気株式会社
バーストカウンター回路
公報種別：公開公報出願番号：特願平8-339646 出願人：日本電気株式会社

審査官引用 (3件)

特開平4-184791
半導体記憶装置
公報種別：公開公報出願番号：特願平6-287752 出願人：日本電気株式会社
バーストカウンター回路
公報種別：公開公報出願番号：特願平8-339646 出願人：日本電気株式会社

前のページに戻る