特許
J-GLOBAL ID：200903004691632238

半導体装置の製造方法

発明者：
門村 新吾

門村 新吾 について

, 
青山 純一

青山 純一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-047459
公開番号（公開出願番号）：特開平11-251294
出願日： 1998年02月27日
公開日（公表日）： 1999年09月17日
要約：
【要約】【課題】 高集積度半導体装置における、薄膜化された金属シリサイド層に臨む接続孔開口工程後の、レジストアッシングにともなう金属シリサイド層の酸化を防止する。これにより、低抵抗コンタクトの形成を可能にする。【解決手段】 レジストマスク10の除去工程に、窒素系活性種を用いる。【効果】 レジストは、窒素系活性種によりCHあるいはCN等の反応生成物となり除去される。一方金属シリサイド層8は窒素系活性種により酸化層が形成されることがない。したがって、レジストアッシング後のソフトエッチングが不要、あるいは極く軽度ですみ、薄膜化された金属シリサイド層8の損傷が防止される。
請求項（抜粋）：
表面に金属シリサイド層が形成された半導体基板上に、層間絶縁膜を形成する工程、前記層間絶縁膜上に、レジストマスクを形成する工程、前記レジストマスクをエッチングマスクとして前記層間絶縁膜をエッチングし、前記金属シリサイド層に臨む接続孔を開口する工程、前記レジストマスクを除去する工程、前記接続孔内に導電材料層を埋め込む工程以上の工程を具備する半導体装置の製造方法であって、前記レジストマスクを除去する工程は、窒素系活性種によるドライエッチング工程であることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3065 ,  H01L 21/3213
FI (2件)：
H01L 21/302 H ,  H01L 21/88 D
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM