特許
J-GLOBAL ID：200903004753146971

ヒューズ回路及び電子回路

発明者：
木村 宏之

木村 宏之 について


出願人/特許権者：
フリースケール セミコンダクター インコーポレイテッド

フリースケール セミコンダクター インコーポレイテッド について


代理人 (1件)： 桑垣 衛
公報種別：公開公報
出願番号（国際出願番号）：特願2005-179636
公開番号（公開出願番号）：特開2006-352034
出願日： 2005年06月20日
公開日（公表日）： 2006年12月28日
要約：
【課題】 切断したヒューズの抵抗値にばらつきがある場合にも、より確実に、切断されたヒューズに応じた信号を出力するとともに、リーク電流を少なくし、更に消費電力を抑えることのできるヒューズ回路及び電子回路を提供する。【解決手段】 ヒューズ回路40-nは、低電位の接地GNDラインと、MOSトランジスタ61〜6m及び定電流源71〜7mを介して高電位VCCラインとに接続されるヒューズ51〜5mを有した複数のヒューズラインと、各MOSトランジスタ61〜6mと定電流源71〜7mとの間に入力端子が接続されているインバータ81〜8mとを備える。高電位VCC側から順番に電流源70、トランジスタ60及び抵抗器Rが直列に接続された基準回路をヒューズラインと並列に設ける。トランジスタ60の入力端子を、その制御端子及びMOSトランジスタ61〜6mのそれぞれの制御端子に接続する。【選択図】 図2
請求項（抜粋）：
高電位ラインと低電位ラインとの間に、定電流源、制御トランジスタ及びヒューズを直列に接続した複数のヒューズラインを備え、 前記定電流源と前記制御トランジスタとの間の接続ノードの電位に応じてヒューズライン毎に信号を出力するヒューズ回路であって、 前記制御トランジスタに基準バイアスを供給する基準回路を設けたことを特徴とするヒューズ回路。
IPC (3件)：
H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (3件)：
H01L21/82 F ,  H01L21/82 S ,  H01L27/04 V
Fターム (6件)：
5F038AV15 ,  5F038DF01 ,  5F038EZ20 ,  5F064FF05 ,  5F064FF27 ,  5F064FF45
引用特許：
出願人引用 (2件) 審査官引用 (2件)
  • シリサイド凝集ヒューズ装置
    公報種別：公表公報   出願番号：特願平9-513759   出願人：インテル・コーポレーション
  • トリミング回路
    公報種別：公開公報   出願番号：特願平11-149822   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社

前のページに戻る

TOP

BOTTOM