特許
J-GLOBAL ID：200903004762359708

回路装置

発明者：
橋本 和幸

橋本 和幸 について


出願人/特許権者：
コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ

コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ について


代理人 (8件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康 ,  津軽 進 ,  宮崎 昭彦 ,  笛田 秀仙
公報種別：公開公報
出願番号（国際出願番号）：特願2005-269921
公開番号（公開出願番号）：特開2007-079398
出願日： 2005年09月16日
公開日（公表日）： 2007年03月29日
要約：
【課題】 複雑な組合せ論理回路を用いずに、ゲートラインを任意の走査順序で走査可能な回路装置を提供する。【解決手段】 第1の回路部4で符号化アドレスデータA<8:0>を受け取り、第1のデコーダ43で3個のサブデータA<2:0>、A<5:3>、およびA<8:6>の各々を復号化し、復号化された3個のサブデータA<2:0>、A<5:3>、およびA<8:6>を用いて、ゲート信号Sg(0)〜Sg(m-1)を生成する。【選択図】 図3
請求項（抜粋）：
複数のサブデータを有する符号化アドレスデータであって、複数の第1のラインのうち選択されるべき第1のラインを表す符号化アドレスデータを受け取り、前記選択されるべき第1のラインに選択データを供給し、残りの第1のラインに非選択データを供給する回路装置であって、 前記回路装置は、前記複数のサブデータの各々を復号化し、復号化された複数のサブデータを用いて、前記選択データおよび前記非選択データを生成する、回路装置。
IPC (2件)：
G09G 3/20 ,  G09G 3/36
FI (6件)：
G09G3/20 622F ,  G09G3/20 622G ,  G09G3/20 622E ,  G09G3/20 622Q ,  G09G3/20 621F ,  G09G3/36
Fターム (21件)：
5C006AC22 ,  5C006AF26 ,  5C006AF42 ,  5C006BB16 ,  5C006BC03 ,  5C006BC20 ,  5C006BF26 ,  5C006FA14 ,  5C006FA41 ,  5C006FA47 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD08 ,  5C080DD22 ,  5C080DD26 ,  5C080FF11 ,  5C080GG11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM