特許

J-GLOBAL ID：200903004792757473

リダンダンシ回路及び半導体装置

発明者： 秦田 浩 ,  大塚 伸朗
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-353448
公開番号（公開出願番号）：特開2000-182394
出願日： 1998年12月11日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 配線領域をほとんど増加させることなく、コンパレータ回路に対してヒューズ回路を離して配置すること。【解決手段】 例えば、スタンダードセル方式のような小ブロックのアレイ上にコンパレータ回路及びシフトレジスタ回路14を配置し、ヒューズ回路部及びシフトレジスタ回路13は前記コンパレータ回路から離して配置する。ヒューズ回路部のパラレルヒューズ信号はシフトレジスタ回路13によりシリアル信号に変換されて1本のデータ信号線を通して、シフトレジスタ回路14に送られ、ここで元のパラレルヒューズ信号に戻り、コンパレータ回路に入力される。コンパレータ回路は入力アドレス信号とヒューズ信号を比較し、特定のアドレス信号に対してスペアのメモリセルを使用させるヒット信号を出力する。コンパレータ回路とヒューズ回路部が1本のデータ信号線で接続されているため、配線領域をほとんど増加させることなく、上記配置構成を採ることができる。

請求項（抜粋）：

アドレス信号毎にスペアのメモリセルへのアクセスの有無を知らせるパラレルのヒューズ信号を発生するヒューズ回路群と、入力アドレス信号とヒューズ信号とを比較して、前記スペアのメモリセルへのアクセスを指示するヒット信号を発生する比較回路とを有し、特定のアドレス信号に対しては前記スペアのメモリセルを使用させるリダンダンシ回路において、前記パラレルのヒューズ信号をシリアルのヒューズ信号に変換して前記比較回路に伝送する伝送手段を具備することを特徴とするリダンダンシ回路。

IPC (5件)：

G11C 29/00 603 ,  H01L 21/82 ,  H01L 27/10 491 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

G11C 29/00 603 K ,  H01L 27/10 491 ,  H01L 21/82 F ,  H01L 27/10 691

Fターム (15件)：

5F064AA04 ,  5F064DD04 ,  5F064DD24 ,  5F064DD26 ,  5F064EE15 ,  5F064FF02 ,  5F064FF27 ,  5F064FF36 ,  5F064HH03 ,  5F083GA09 ,  5F083LA10 ,  5F083LA11 ,  5F083ZA10 ,  5L106CC04 ,  5L106GG06

引用特許：

審査官引用 (2件)

• 冗長性半導体メモリにおける融通的ヒューズ配置構成
  公報種別：公開公報   出願番号：特願平10-081254   出願人：シーメンスアクチエンゲゼルシヤフト
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-182134   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社