半導体装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：日向寺雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-298025
公開番号（公開出願番号）：特開2009-290857
出願日： 2008年11月21日
公開日（公表日）： 2009年12月10日
要約：

【課題】高速なクロックを必要とせずに、時間分解能を向上させたデジタルPWM制御を実現できる半導体装置を提供する。【解決手段】複数段の第1遅延素子を有し、これら第1遅延素子に印加される制御電圧に応じて発振周波数が制御される電圧制御型クロック発生回路と、直列に接続された複数段の第2遅延素子を有する遅延回路と、複数段の第2遅延素子がそれぞれ出力するパルス信号の中から1つを選択する選択回路と、を備え、第1遅延素子と第2遅延素子とは同じ半導体基板に形成された同じ構成の遅延素子であり、第2遅延素子の遅延量は制御電圧に応じて調整される。【選択図】図1

請求項（抜粋）：

複数段の第1遅延素子を有し、前記第1遅延素子に印加される制御電圧に応じて発振周波数が制御される電圧制御型クロック発生回路と、直列に接続された複数段の第2遅延素子を有する遅延回路と、前記複数段の第2遅延素子がそれぞれ出力するパルス信号の中から1つを選択する選択回路と、を備え、前記第1遅延素子と前記第2遅延素子とは同じ半導体基板に形成された同じ構成の遅延素子であり、前記第2遅延素子の遅延量は前記制御電圧に応じて調整されることを特徴とする半導体装置。

IPC (6件)：

H03K 5/04 , H03K 7/08 , H01L 21/822 , H01L 27/04 , H03K 5/13 , H03K 5/153

FI (6件)：

H03K5/04 , H03K7/08 A , H01L27/04 T , H01L27/04 F , H03K5/13 , H03K5/00 E

Fターム (33件)：

5F038BB04 , 5F038BB08 , 5F038BG02 , 5F038CD06 , 5F038CD09 , 5F038DF03 , 5F038DF08 , 5F038DT12 , 5F038EZ20 , 5J001AA05 , 5J001BB00 , 5J001BB05 , 5J001BB12 , 5J001BB13 , 5J001BB20 , 5J001BB21 , 5J001BB25 , 5J001CC01 , 5J001CC03 , 5J001CC04 , 5J001DD06 , 5J001DD09 , 5J039AB01 , 5J039AB03 , 5J039KK01 , 5J039KK05 , 5J039KK10 , 5J039KK13 , 5J039KK16 , 5J039KK23 , 5J039KK28 , 5J039KK29 , 5J039MM06

引用特許：

出願人引用 (1件)

信号伝送装置、信号送信装置、信号受信装置及びレーザ駆動装置
公報種別：公開公報出願番号：特願2000-061287 出願人：富士ゼロックス株式会社

審査官引用 (6件)

特開平2-296410
可変遅延回路
公報種別：公開公報出願番号：特願平5-019498 出願人：ヤマハ株式会社
制御信号発生回路,パルス幅変調回路,遅延制御回路およびクロック発生回路
公報種別：公開公報出願番号：特願平5-115628 出願人：株式会社メガチップス

全件表示

前のページに戻る