特許

J-GLOBAL ID：200903004821231770

半導体装置

発明者： 小池 功二 ,  平野 博茂 ,  伊藤 豊 ,  竹村 康司 ,  佐野 光 ,  高橋 昌男
出願人/特許権者： 松下電器産業株式会社
代理人 (13件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  米田 圭啓 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-176826
公開番号（公開出願番号）：特開2006-351878
出願日： 2005年06月16日
公開日（公表日）： 2006年12月28日
要約：

【課題】 多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離を確実に防止する。 【解決手段】 半導体基板(図示省略)のチップ領域101におけるコーナー部(チップコーナー部)を含む外周部にはシールリング102が設けられていると共に、チップ領域101におけるシールリング102よりも内側にはメッシュ状(格子状)にレイアウトされた第1のダミー配線103a及び第2のダミー配線103bが設けられている。第1のダミー配線103aと第2のダミー配線103bとによってチップ強度強化用構造体が構成される。第2のダミー配線103bは、第1のダミー配線103aに対して斜め方向(例えば45°方向)に交差する。【選択図】 図1

請求項（抜粋）：

半導体基板上の層間絶縁膜中に積層された複数の配線層を有する半導体装置であって、 前記半導体基板のチップ領域の外周部に設けられたシールリングと、 前記チップ領域における前記シールリングよりも内側に設けられたチップ強度強化用構造体とを備え、 前記チップ強度強化用構造体は、格子状に配置された第1の配線と、前記第1の配線に対して斜め方向に交差する第2の配線とを有することを特徴とする半導体装置。

IPC (4件)：

H01L 21/320 ,  H01L 23/52 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H01L21/88 S ,  H01L21/88 Z ,  H01L27/04 H

Fターム (24件)：

5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM21 ,  5F033MM22 ,  5F033RR01 ,  5F033RR06 ,  5F033TT02 ,  5F033UU01 ,  5F033VV01 ,  5F033VV03 ,  5F033XX13 ,  5F033XX17 ,  5F033XX19 ,  5F033XX28 ,  5F038BH09 ,  5F038CA05 ,  5F038CA07 ,  5F038CA18 ,  5F038CD02 ,  5F038CD05 ,  5F038CD10 ,  5F038CD18 ,  5F038EZ20

引用特許：

出願人引用 (2件)

• 半導体デバイスおよび半導体デバイスの強化構造を作製する方法
  公報種別：公開公報   出願番号：特願2003-019203   出願人：インターナショナル・ビジネス・マシーンズ・コーポレーション
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-316605   出願人：富士通株式会社