特許
J-GLOBAL ID：200903004827353540

画像読み取り装置

発明者：
玉村 克喜

玉村 克喜 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-142727
公開番号（公開出願番号）：特開2002-344737
出願日： 2001年05月14日
公開日（公表日）： 2002年11月29日
要約：
【要約】【課題】 白基準板にゴミがあっても良画質を確保できる画像読み取り装置の提供。【解決手段】 画像読み取り装置は、原稿読み取り前に読み取った白基準板の白データの主走査方向ビット毎に補正係数値を決定する補正係数決定回路4、補正係数修正値を出力する補正係数修正回路5、補正係数修正値を基に補正係数予測値を生成する補正係数予測回路6を有する。補正係数修正回路5は、補正係数値と補正係数予測値との差異の絶対値が所定の閾値よりも小さければ補正係数値を補正係数修正値として出力し、閾値以上であれば補正係数予測値を補正係数修正値として出力する。補正係数記憶回路は補正係数修正値をシェーディング補正係数データとして記憶する。補正係数予測回路6は、白データの主走査方向ビット中のあるビットの補正係数予測値を、前記あるビットよりも主走査方向において前の隣接ビットを少なくとも基にして予測する。
請求項（抜粋）：
原稿を読み取って画像のデジタルデータを出力する画像読取器と、シェーディング補正係数データを記憶する補正係数記憶回路と、前記補正係数記憶回路に接続され、前記画像のデジタルデータに前記補正係数データを乗算し、乗算結果をシェーディング補正された画像データとして出力する補正係数乗算回路とを備えた画像読み取り装置において、前記原稿の読み取り前に前記画像読取器が読み取った白基準板の白データから、該白データの主走査方向ビット毎に補正係数値を決定する補正係数決定回路と、この補正係数決定回路に接続され、補正係数修正値を出力する補正係数修正回路と、この補正係数修正回路に接続され、前記補正係数修正値を基に補正係数予測値を生成し、該補正係数予測値を前記補正係数修正回路に送出する補正係数予測回路とを有し、前記補正係数修正回路は、前記補正係数値および前記補正係数予測値を受け、前記補正係数値と前記補正係数予測値との差異の絶対値が、あらかじめ設定しておいた閾値よりも小さければ、前記補正係数値を前記補正係数修正値として出力し、前記補正係数値と前記補正係数予測値との差異の絶対値が前記閾値以上であれば、前記補正係数予測値を前記補正係数修正値として出力し、前記補正係数記憶回路は、前記補正係数修正値を前記シェーディング補正係数データとして記憶することを特徴とする画像読み取り装置。
IPC (5件)：
H04N 1/401 ,  G06T 1/00 460 ,  G06T 5/00 300 ,  H04N 1/19 ,  H04N 1/409
FI (5件)：
G06T 1/00 460 D ,  G06T 5/00 300 ,  H04N 1/40 101 A ,  H04N 1/04 103 E ,  H04N 1/40 101 C
Fターム (44件)：
5B047AA01 ,  5B047AB02 ,  5B047BB02 ,  5B047BC14 ,  5B047DA04 ,  5B047DB01 ,  5B047DC01 ,  5B047DC06 ,  5B057AA11 ,  5B057BA02 ,  5B057BA19 ,  5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB08 ,  5B057CB12 ,  5B057CB16 ,  5B057CC01 ,  5B057CE02 ,  5B057CE11 ,  5B057CH11 ,  5C072AA01 ,  5C072BA08 ,  5C072CA02 ,  5C072DA02 ,  5C072DA04 ,  5C072EA05 ,  5C072FB12 ,  5C072LA15 ,  5C072RA16 ,  5C072UA02 ,  5C072UA06 ,  5C072UA11 ,  5C072XA01 ,  5C077LL02 ,  5C077MM03 ,  5C077MM27 ,  5C077PP06 ,  5C077PP47 ,  5C077PQ20 ,  5C077PQ22 ,  5C077RR01 ,  5C077SS01 ,  5C077TT06
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM