特許
J-GLOBAL ID：200903004856034608

電力用半導体素子のゲート駆動回路

発明者：
滝沢 聡毅

滝沢 聡毅 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 山口 巖 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-172943
公開番号（公開出願番号）：特開2002-369498
出願日： 2001年06月07日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 IGBT等の電力用半導体素子を並列駆動する場合に、特定素子に熱集中現象や高サージ電圧印加現象が発生しないようにし、素子の保護を図る。【解決手段】 IGBTに流れる電流の検出値Dをサンプルホールド回路(S/H)13とピークホールド回路14に入力し、素子のターンオフ指令のゲート駆動回路入力時近傍の電流値と、ターンオフ指令入力期間中の最大値との差を減算器15により求め、これが所定値Seよりも大きいときはフリップフロップ回路17をセットし、可変遅延回路18により素子が実際にターンオフするまでの時間を短くし、各素子の電流をバランスさせるようにする。図示のような回路が、並設される素子毎に設けられる。
請求項（抜粋）：
電力変換器を構成する電力用半導体素子を並列接続し、個別に設けられたゲート駆動回路に共通の駆動指令信号を与えて、前記電力用半導体素子それぞれを駆動する電力用半導体素子のゲート駆動回路において、前記電力用半導体素子に流れている電流を検出する電流検出手段と、電力用半導体素子のターンオフ指令信号の入力時点近傍で検出した電流検出値と、前記ターンオフ指令信号が入力されている期間に検出した電流最大値との差を求める演算手段と、その演算結果を所定の設定値と比較する比較手段とを設け、その比較結果が所定値以上のときはターンオフ指令信号が入力されてから実際に電力用半導体素子がターンオフする迄の時間を短くすることを特徴とする電力用半導体素子のゲート駆動回路。
IPC (3件)：
H02M 1/08 341 ,  H02M 7/48 ,  H02M 7/5387
FI (3件)：
H02M 1/08 341 B ,  H02M 7/48 M ,  H02M 7/5387 Z
Fターム (12件)：
5H007CA01 ,  5H007CB05 ,  5H007DA05 ,  5H007DB03 ,  5H007DC02 ,  5H007FA03 ,  5H007FA13 ,  5H740BA11 ,  5H740BB05 ,  5H740BB09 ,  5H740HH07 ,  5H740MM18
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM