特許
J-GLOBAL ID：200903005100848063

コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法

発明者：
桃原 朋美

桃原 朋美 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-310619
公開番号（公開出願番号）：特開平9-145790
出願日： 1995年11月29日
公開日（公表日）： 1997年06月06日
要約：
【要約】【課題】 コントローラと大容量メモリとを混載した半導体集積回路装置の歩留り、生産効率、設備投資の全てのトータルコストの低減を可能にすること。【解決手段】 半導体チップ100に、主記憶部となる大容量メモリ1と、チップ100の外からメモリ1へのデータ入力およびメモリ1からチップ100へのデータ出力を少なくともコントロールするコントローラ2と、データの書き替えが可能な記憶部34と、記憶部34に書き込まれた自己テストシーケンスにしたがって大容量メモリ1を自己テストするとともに、この自己テストによって求められた大容量メモリ1をバッファメモリ22に記憶させる回路と、記憶部34に書き込まれた自己リダンダンシシーケンスにしたがって、他の記憶部22に記憶された大容量メモリ1のフェイルアドレスに応ずる不良部分を、自己救済する回路とを少なくとも具備する。
請求項（抜粋）：
半導体チップに設けられた主記憶部と、前記チップに設けられた、前記チップ外から前記主記憶部へのデータ入力および前記主記憶部から前記チップ外へのデータ出力を少なくともコントロールするコントローラと、前記チップに設けられ、データの書き替えが可能な記憶部を有し、この記憶部に書き込まれた自己テストシーケンスにしたがって、前記主記憶部をテストする自己テスト手段とを具備することを特徴とするコントローラ・大容量メモリ混載型半導体集積回路装置。
IPC (4件)：
G01R 31/28 ,  G06F 11/22 360 ,  G06F 12/16 330 ,  G11C 29/00 303
FI (5件)：
G01R 31/28 V ,  G06F 11/22 360 A ,  G06F 12/16 330 A ,  G11C 29/00 303 G ,  G01R 31/28 B
引用特許：
審査官引用 (3件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-199583   出願人：富士通株式会社
  • 特開昭58-010853
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-065146   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM