特許

J-GLOBAL ID：200903005162277119

半導体記憶装置

発明者： 作井 康司 ,  伊藤 寧夫 ,  岩田 佳久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-020467
公開番号（公開出願番号）：特開平10-223866
出願日： 1997年02月03日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】NANDセルのチャネルの充電電圧が低いため、非書込みセルの誤書込みを防止することが難しかった。【解決手段】データの書込み時、トランジスタQ2、Q3、Q5は非導通状態とされ、ビット線とデータラッチ回路14は切り離される。この状態において、トランジスタQ1を通してビット線BLが電源電圧より高い予備充電電圧Vpreに充電され、これと共に、選択NANDセルを構成する全セルトランジスタのチャネルの電位も予備充電電圧Vpreに充電される。このため、ワード線との容量結合後の書込み禁止電位を高くでき、誤書込みのマージンを増大できる。

請求項（抜粋）：

電気的に書換え可能なメモリセルを複数個接続してメモリセルユニットを構成し、このメモリセルユニットがマトリックス状に配列されたメモリセルアレイと、選択ゲート線に接続され、前記各メモリセルユニットを各ビット線に接続する選択ゲートと、前記ビット線の第1のノードに接続され、データの書込み時に電源電圧より高い予備充電電圧を前記ビット線に供給する予備充電回路と、前記ビット線の第2のノードにトランスファゲートを介して接続され、前記メモリセルへ書込むデータを保持するラッチ回路とを具備し、データの書込み時に、選択されたメモリセルユニットを構成するメモリセルの全チャネルが前記予備充電電圧に充電されることを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/115 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 434 ,  G11C 17/00 622 E ,  G11C 17/00 634 B ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 特開平4-254994
  
• NAND構造の不揮発性半導体メモリとそのプログラム方法
  公報種別：公開公報   出願番号：特願平8-075708   出願人：三星電子株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-304957   出願人：株式会社東芝