特許
J-GLOBAL ID:200903005396366670

基板処理方法及び半導体装置

発明者:
出願人/特許権者:
代理人 (4件): 渡邉 勇 ,  堀田 信太郎 ,  小杉 良二 ,  森 友宏
公報種別:公開公報
出願番号(国際出願番号):特願2002-170588
公開番号(公開出願番号):特開2004-015028
出願日: 2002年06月11日
公開日(公表日): 2004年01月15日
要約:
【課題】配線の表面に保護膜を選択的に形成して該配線を保護し、しかもこの保護膜を形成した基板の表面に堆積した絶縁膜等の充分な平坦度を確保して、この表面を平坦化する工程を不要となすようにする。【解決手段】基板表面に設けた配線用の微細凹部4内に配線材料7を埋込み、不要な配線材料を除去して平坦化した後、更に配線材料7を除去して微細凹部4の上部に充填用凹部4aを形成し、この充填用凹部4a内に保護膜9を選択的に形成する。【選択図】 図1
請求項1:
基板表面に設けた配線用の微細凹部内に配線材料を埋込み、不要な配線材料を除去して基板表面を平坦化した後、更に配線材料を除去して前記微細凹部の上部に充填用凹部を形成し、この充填用凹部内に保護膜を選択的に形成することを特徴とする基板処理方法。
IPC (8件):
H01L21/3205 ,  C23C18/31 ,  C23F1/00 ,  C25F3/14 ,  H01L21/02 ,  H01L21/288 ,  H01L21/304 ,  H01L21/3063
FI (9件):
H01L21/88 K ,  C23C18/31 A ,  C23F1/00 A ,  C25F3/14 ,  H01L21/02 Z ,  H01L21/288 E ,  H01L21/304 621D ,  H01L21/304 622X ,  H01L21/306 L
Fターム (62件):
4K022AA05 ,  4K022AA41 ,  4K022BA08 ,  4K022BA35 ,  4K022DA01 ,  4K057WA11 ,  4K057WA19 ,  4K057WB06 ,  4K057WN01 ,  4M104BB04 ,  4M104BB05 ,  4M104BB32 ,  4M104DD16 ,  4M104DD24 ,  4M104DD37 ,  4M104DD52 ,  4M104DD53 ,  4M104DD75 ,  4M104FF13 ,  4M104FF18 ,  4M104HH05 ,  4M104HH12 ,  4M104HH20 ,  5F033HH07 ,  5F033HH11 ,  5F033HH15 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK07 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR11 ,  5F033WW00 ,  5F033XX01 ,  5F033XX20 ,  5F033XX24 ,  5F033XX28 ,  5F043AA22 ,  5F043AA27 ,  5F043DD14 ,  5F043DD16 ,  5F043EE08 ,  5F043FF07 ,  5F043GG03
引用特許:
審査官引用 (2件)

前のページに戻る