特許

J-GLOBAL ID：200903072663655279

半導体装置およびその製造方法

発明者： 野上 毅 ,  駒井 尚紀 ,  鬼頭 英至 ,  田口 充
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-311465
公開番号（公開出願番号）：特開2002-118111
出願日： 2000年10月12日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 銅配線とキャップ膜との界面における銅の拡散を抑制してエレクトロマイグレーション耐性を高め、銅配線の信頼性を確保する。【解決手段】 基板11上に形成された絶縁膜12と、この絶縁膜12に形成された凹部13(例えば溝)と、凹部13内にバリア層14を介して埋め込まれた導電層15と、導電層15側部でバリア層14に接続するとともに凹部14の開口側における導電層15を被覆するコバルトタングステンリン被膜16とを備えたものである。

請求項（抜粋）：

基板上に形成された絶縁膜と、前記絶縁膜に形成された凹部と、前記凹部内にバリア層を介して埋め込まれた導電層と、前記導電層側部で前記バリア層に接続するとともに前記凹部の開口側における前記導電層を被覆するコバルトタングステンリン被膜とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/306

FI (4件)：

H01L 21/88 R ,  H01L 21/306 D ,  H01L 21/306 R ,  H01L 21/88 K

Fターム (36件)：

5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH15 ,  5F033HH32 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ32 ,  5F033JJ34 ,  5F033KK07 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ19 ,  5F033QQ46 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR21 ,  5F033RR29 ,  5F033XX05 ,  5F033XX13 ,  5F033XX28 ,  5F043AA37 ,  5F043BB25 ,  5F043DD13 ,  5F043GG10

引用特許：

審査官引用 (4件)

• 集積回路
  公報種別：公開公報   出願番号：特願平11-092472   出願人：シーメンスアクチエンゲゼルシヤフト, インターナショナルビジネスマシーンズコーポレーション
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-230173   出願人：三菱電機株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-338401   出願人：三菱電機株式会社
• 集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平5-059889   出願人：富士通株式会社