特許
J-GLOBAL ID：200903005494117921

コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びEL表示装置の作製方法

発明者：
藤井 厳

藤井 厳 について

, 
城口 裕子

城口 裕子 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2005-019248
公開番号（公開出願番号）：特開2005-244205
出願日： 2005年01月27日
公開日（公表日）： 2005年09月08日
要約：
【課題】 従来の半導体装置の作製工程においてコンタクトホールを開孔する際、コンタクトホールが形成される箇所以外の膜上にレジストを塗布形成しようとすると、ほぼ基板全面にレジストを形成する事になるため、スループットが大幅に低下する。【解決手段】 本発明に係るコンタクトホールの形成方法、並びに半導体装置、EL表示装置及び液晶表示装置の作製方法は、半導体層、導電層又は絶縁層の上方に島状の有機膜を選択的に形成し、前記島状の有機膜の周囲に絶縁膜を形成することによりコンタクトホールを設けるため、従来のようなレジストによるパターニングが不要となり、スループットの向上、コストの削減を図ることができる。【選択図】 図1
請求項（抜粋）：
半導体層、導電層又は絶縁層の上方に有機膜を形成し、 前記有機膜上であって、かつコンタクトホールを形成すべき箇所にマスクパターンを形成し、 前記マスクパターンをマスクとして、前記有機膜を島状にパターン形成した後に、前記マスクパターンを除去し、 前記島状の有機膜の周囲に絶縁膜を形成した後に、前記島状の有機膜を除去することを特徴とするコンタクトホールの形成方法。
IPC (8件)：
H01L21/28 ,  G02F1/1339 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/768 ,  H01L29/786 ,  H05B33/02 ,  H05B33/14
FI (7件)：
H01L21/28 L ,  G02F1/1339 505 ,  G02F1/1368 ,  H05B33/02 ,  H05B33/14 A ,  H01L21/90 A ,  H01L29/78 616K
Fターム (117件)：
2H089NA22 ,  2H089QA12 ,  2H089TA09 ,  2H092GA29 ,  2H092JA24 ,  2H092JA28 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JA46 ,  2H092JB56 ,  2H092JB57 ,  2H092JB58 ,  2H092KB22 ,  2H092KB24 ,  2H092KB25 ,  2H092MA10 ,  2H092MA13 ,  2H092MA17 ,  3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA01 ,  4M104AA09 ,  4M104BB02 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD07 ,  4M104DD22 ,  4M104DD28 ,  4M104DD51 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F033GG03 ,  5F033NN32 ,  5F033PP26 ,  5F033QQ28 ,  5F033QQ37 ,  5F033RR21 ,  5F033RR22 ,  5F033SS21 ,  5F033VV15 ,  5F033XX00 ,  5F033XX02 ,  5F033XX33 ,  5F033XX34 ,  5F110AA16 ,  5F110AA30 ,  5F110BB02 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD25 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE09 ,  5F110EE28 ,  5F110EE42 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF10 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110GG47 ,  5F110HK08 ,  5F110HK09 ,  5F110HK15 ,  5F110HK21 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110HL02 ,  5F110HL14 ,  5F110HL26 ,  5F110NN02 ,  5F110NN12 ,  5F110NN13 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN36 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110PP10 ,  5F110PP34 ,  5F110QQ04 ,  5F110QQ19
引用特許：
出願人引用 (1件) 審査官引用 (2件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平5-266692   出願人：富士通株式会社
  • 接続孔形成法
    公報種別：公開公報   出願番号：特願平8-148658   出願人：ヤマハ株式会社

前のページに戻る

TOP

BOTTOM