特許
J-GLOBAL ID：200903005811381524
半導体装置
発明者：
出願人/特許権者：
代理人 (3件)：
池田 憲保
, 福田 修一
, 佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2005-077050
公開番号（公開出願番号）：特開2006-261403
出願日： 2005年03月17日
公開日（公表日）： 2006年09月28日
要約：
【課題】貫通電極を備えた半導体チップを積層した3次元半導体装置において、貫通電極と半導体基板間の容量が大きく、高速データ転送ができないという問題と、貫通電極を形成する導電膜の埋め込み時間が長く、導電膜質が不均一という問題がある。【解決手段】貫通電極を、内部貫通電極12、リング状半導体11a、外周貫通電極14とで構成する。内部貫通電極12は、等間隔のスペースで柱状半導体を配置することで、薄い膜厚の導電膜により形成することができる。さらにリング状半導体11aと外周貫通電極14とをフローティング状態とすることで、内部貫通電極12と半導体基板11の間に生じる容量が小さくなる。容量が小さくなることで高速データ転送が可能な、生産しやすい構造を有する貫通電極が得られる。【選択図】 図1
請求項（抜粋）：
半導体基板を貫通し、該半導体基板とは絶縁分離された貫通電極は、内部貫通電極とリング状半導体と外周貫通電極とを備え、前記内部貫通電極を囲んで前記リング状半導体が形成され、さらに前記リング状半導体の外周を囲んで前記外周貫通電極が形成されたことを特徴とする貫通電極。
IPC (5件)：
H01L 23/52
, H01L 21/320
, H01L 25/18
, H01L 25/07
, H01L 25/065
H01L21/88 J
, H01L25/08 Z
5F033JJ04
, 5F033JJ11
, 5F033JJ19
, 5F033MM30
, 5F033NN33
, 5F033NN34
, 5F033PP06
, 5F033PP15
, 5F033PP26
, 5F033QQ07
, 5F033QQ46
, 5F033TT07
, 5F033VV07
, 5F033XX24
