特許
J-GLOBAL ID：200903005852072030
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-087269
公開番号（公開出願番号）：特開平10-269790
出願日： 1997年03月24日
公開日（公表日）： 1998年10月09日
要約：
【要約】【課題】本発明は、データの読み出しを行うメモリセル周辺のセルデータやチップ上の位置によってセンスアンプの電圧マージンが低下することを防止することを特徴とする。【解決手段】メモリ回路の1つのブロック内には複数の本体セルアレイ21、ダミーセルアレイ22、バイアス回路16、行デコーダ18、データ検出回路を構成するセンスアンプ23、基準電圧回路24が設けられる。上記本体セルアレイ21及びダミーセルアレイ22にはバイアス回路16で発生される直流バイアス電圧PRが供給される。データ検出回路を構成するセンスアンプ23は、データの読み出し時に本体セルアレイ21内の列線に対して所定のバイアス電圧SAINを供給してデータを検出する。基準電圧回路24は、ダミーセルアレイ22に所定のバイアス電圧REFINを供給することによって、上記センスアンプ23でデータを検出する際に使用される比較用基準電圧VREFを発生する。
請求項（抜粋）：
それぞれ複数の行線及び列線と、上記複数の列線のうち隣接する2つの列線間にそれぞれ接続され、ゲートが上記複数の行線のうち対応するものに接続され、それぞれしきい値電圧に対応してデータを記憶するトランジスタからなる複数のメモリセルと、データの読み出し時に、データの読み出しを行うメモリセルの一端が接続された列線を選択して接地電位に接続する第1の選択手段と、データの読み出し時に、データの読み出しを行うメモリセルの他端が接続された列線を選択する第2の選択手段と、データの読み出し時に、上記第2の選択手段によって選択された列線に所定の直流バイアス電圧を供給してデータを検出するデータ検出回路と、所定の直流バイアス電圧を発生し、データの読み出し時に非選択の列線に供給するバイアス回路と、上記バイアス回路で発生される直流バイアス電圧に応じた値の直流電圧を発生し、上記データ検出回路に比較用基準電圧として供給する比較用基準電圧発生回路とを具備したことを特徴とする半導体記憶装置。
IPC (4件)：
G11C 16/04
, G11C 16/06
, H01L 21/8246
, H01L 27/112
G11C 17/00 622 E
, G11C 17/00 634 C
, H01L 27/10 433
