特許

J-GLOBAL ID：200903005874415399

半導体装置およびその製造方法

発明者： 瀬田 渉二 ,  小島 章弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-163831
公開番号（公開出願番号）：特開平11-354517
出願日： 1998年06月11日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】コンタクトホール形成工程において、ボーダレスエッチングの発生を抑制できる上記選択エッチングが可能な層構成を備えた半導体装置の構造とその製造方法を提供することである。【解決手段】基板と、前記基板上に形成された配線層と、前記配線層の横方向および厚み方向の絶縁性を確保するために、前記配線層を覆うように形成された層間絶縁層と、前記層間絶縁層に形成され、開口底面に前記配線層が露出するコンタクトホールと、前記コンタクトホールを埋める導電性のビアとを有する半導体装置において、前記層間絶縁層が、SiO2を主成分とする下層酸化膜と、前記下層酸化膜上に形成されるSiO2を主成分とする上層酸化膜とを有し、前記下層酸化膜は、前記配線層と同一層に形成され、前記上層酸化膜は、前記コンタクトホールを形成するために行うドライエッチング条件下で、前記下層酸化膜よりエッチング速度が早い。

請求項（抜粋）：

SiO2を主成分とする下層酸化膜と、前記下層酸化膜上に形成されるSiO2を主成分とする上層酸化膜と、前記上層酸化膜の一部にエッチングにより形成された加工パターンとを有し、前記上層酸化膜は、前記エッチング条件下において、前記下層酸化膜よりエッチング速度が早いことを特徴とする半導体装置。

IPC (2件)：

H01L 21/316 ,  H01L 21/3065

FI (2件)：

H01L 21/316 M ,  H01L 21/302 J

引用特許：

審査官引用 (5件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-021467   出願人：日本電気株式会社
• 特開昭63-073537
  
• 特開平3-099437
  
• 特開昭63-289937
  
• 電子部品素子の製造方法
  公報種別：公開公報   出願番号：特願平5-021155   出願人：株式会社村田製作所