特許

J-GLOBAL ID：200903005902191531

薄膜半導体装置及びその製造方法

発明者： 小池 雅志
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-152384
公開番号（公開出願番号）：特開2000-340652
出願日： 1999年05月31日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】下部電極と上部電極とをつなぐ配線に段切れが生じることのない薄膜半導体装置及びその製造方法の提供。【解決手段】ガラス基板上に形成された下部電極を覆う層間絶縁膜(図2の3)に予め第1のコンタクトホール(図2の4)を形成し、その後に形成した平坦化膜(図2の5)に、底部の開口が第1のコンタクトホールの開口の内側に収まる第2のコンタクトホール(図2の6)を形成する。

請求項（抜粋）：

ガラス基板上に配設された下部電極と、該下部電極上に形成される層間絶縁膜及び平坦化膜を挟んで配設される上部電極とが、前記層間絶縁膜及び前記平坦化膜に形成したコンタクトホールを介して接続される薄膜半導体装置において、前記層間絶縁膜に前記下部電極まで貫通する第1のコンタクトホールを有し、前記平坦化膜に前記下部電極まで貫通する第2のコンタクトホールを有し、該第2のコンタクトホールの前記下部電極側の開口が、前記第1のコンタクトホールの開口の内側に形成される、ことを特徴とする薄膜半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 31/04

FI (3件)：

H01L 21/90 A ,  H01L 21/90 M ,  H01L 31/04 M

Fターム (21件)：

5F033HH35 ,  5F033JJ01 ,  5F033KK08 ,  5F033NN32 ,  5F033PP15 ,  5F033QQ37 ,  5F033RR06 ,  5F033RR21 ,  5F033SS11 ,  5F033SS21 ,  5F033TT04 ,  5F033VV15 ,  5F033XX02 ,  5F051CB27 ,  5F051EA02 ,  5F051FA13 ,  5F051FA15 ,  5F051FA16 ,  5F051FA17 ,  5F051FA30 ,  5F051GA03

引用特許：

審査官引用 (2件)

• 表示装置とその製造方法
  公報種別：公開公報   出願番号：特願平9-266681   出願人：三洋電機株式会社
• コンタクトホールの形成方法
  公報種別：公開公報   出願番号：特願平4-033410   出願人：セイコーエプソン株式会社