特許

J-GLOBAL ID：200903005978213259

キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置

発明者： 廣田 俊幸
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2007-211535
公開番号（公開出願番号）：特開2009-049068
出願日： 2007年08月14日
公開日（公表日）： 2009年03月05日
要約：

【課題】誘電率が高く、且つ、リーク電流の小さい誘電体膜を有し、ハーフピッチの縮小化を図った場合でも、大きな容量が得られるキャパシタ、キャパシタの製造方法、キャパシタの製造装置及び半導体記憶装置を提供する。【解決手段】本発明のキャパシタ10は、下部電極1と、上部電極3と、下部電極1と上部電極3との間に設けられた誘電体膜2とを有し、誘電体膜2の少なくとも一部がALD法よって形成された酸化アルミニウム膜4と、ALD法によって形成された酸化チタン膜5とが積層されてなる。誘電体膜においてAlの組成比x及びTiの組成比yが、7≦[x/(x+y)]×100≦35なる関係を満たすものが好ましい。【選択図】図1

請求項（抜粋）：

下部電極と、上部電極と、前記下部電極と前記上部電極との間に設けられた誘電体膜とを有するキャパシタであって、 前記誘電体膜は、少なくとも一部が複数の酸化アルミニウム膜と複数の酸化チタン膜をそれらの膜厚方向に配置した複合酸化物膜によって構成されていることを特徴とするキャパシタ。

IPC (2件)：

H01L 21/824 ,  H01L 27/108

FI (2件)：

H01L27/10 651 ,  H01L27/10 621C

Fターム (21件)：

5F083AD24 ,  5F083AD60 ,  5F083GA06 ,  5F083GA09 ,  5F083GA27 ,  5F083JA03 ,  5F083JA12 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA45 ,  5F083JA53 ,  5F083MA03 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR21 ,  5F083PR29

引用特許：

出願人引用 (2件)

• 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法
  公報種別：公開公報   出願番号：特願2000-320000   出願人：三星電子株式会社
• 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
  公報種別：公開公報   出願番号：特願2000-391215   出願人：株式会社ハイニックスセミコンダクター