制御信号出力装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：吉村勝博
公報種別：公開公報
出願番号（国際出願番号）：特願2006-282080
公開番号（公開出願番号）：特開2007-114781
出願日： 2006年10月17日
公開日（公表日）： 2007年05月10日
要約：

【課題】シフトレジスタに常時電圧をかけていても、シフトレジスタの動作の安定化を図ることができる制御信号出力装置を提供する。【解決手段】ゲートドライバの各単位回路SR’nは、プルアップ回路111と、第1プルダウン回路12と、第2プルダウン回路13と、抑制回路14とから構成されている。第1プルダウン回路12では、非駆動用薄膜トランジスタQ5’のソースが、従来と異なり、第1低電圧入力端VSではなく、第2低電圧入力端VS’に接続されている。また、第2プルダウン回路13では、非駆動用薄膜トランジスタQ13’のソースが、従来と異なり、第1低電圧入力端VSではなく、第2低電圧入力端VS’に接続されている。【選択図】図2

請求項（抜粋）：

シフトレジスタと、このシフトレジスタを制御する制御部とを備えた制御信号出力装置であって、前記シフトレジスタは、直列に接続された複数の単位回路から構成され、各単位回路は、制御信号を出力するためのプルアップ回路と、このプルアップ回路をオフにするための二つのプルダウン回路と、この二つのプルダウン回路をオフにするための抑制回路とを備え、これらの回路には薄膜トランジスタが使用されている一方、前記制御部は、前記複数の単位回路の一方側から順に、前記抑制回路をオンさせて前記二つのプルダウン回路をオフにしながら前記プルアップ回路をオンさせて前記制御信号を出力する一方、前記プルアップ回路をオンさせていない単位回路には、前記二つのプルダウン回路を交互にオンさせて前記プルアップ回路に第1低電圧をかけることによりこのプルアップ回路をオフにし、オンさせていないプルダウン回路には、前記第1低電圧よりも低い第2低電圧をかけるように構成されたことを特徴とする制御信号出力装置。

IPC (5件)：

G09G 3/36 , G11C 19/00 , G09G 3/20 , G02F 1/133 , G11C 19/28

FI (7件)：

G09G3/36 , G11C19/00 G , G11C19/00 J , G09G3/20 622E , G09G3/20 670E , G02F1/133 505 , G11C19/28 D

Fターム (22件)：

2H093NA16 , 2H093NC10 , 2H093NC22 , 2H093NC34 , 2H093ND37 , 2H093ND48 , 2H093ND60 , 5C006BB15 , 5C006BC03 , 5C006BC20 , 5C006BF03 , 5C006BF34 , 5C006FA46 , 5C080AA10 , 5C080BB05 , 5C080DD27 , 5C080DD29 , 5C080FF01 , 5C080FF11 , 5C080JJ02 , 5C080JJ03 , 5C080JJ04

引用特許：

出願人引用 (7件)

米国特許第6690347号公報
米国特許公開2004/0046729号公報
米国特許第6845140号公報

全件表示

前のページに戻る