特許

J-GLOBAL ID：200903006021721054

AD変換回路および固体撮像装置

発明者： 大澤 慎治 ,  杉木 忠
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-158207
公開番号（公開出願番号）：特開2000-349638
出願日： 1999年06月04日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 SN比の劣化を抑制し、精度の高いAD変換を可能とするAD変換回路を提供すること。【解決手段】 基準信号VREFに基いて、アナログ信号VSIG1〜VSIGmを検出パルスGATE1〜GATEmに変換するコンパレータ30-1〜30-mと、検出パルスGATE1〜GATEmが入力されるタイミングに基いて、アナログ信号VSIG1〜VSIGmをデジタル信号DL1[1:n]〜DLm[1:n]に変換し、ラッチするラッチ31-1〜31-mと、デジタル信号DL1[1:n]〜DLm[1:n]が順次出力されるデジタル出力線33-1〜33-nとを具備する。そして、デジタル信号DL1[1:n]〜DLm[1:n]の論理に応じたデジタル出力線33-1〜33-nの電位振幅SENSE[1:n]を、コンパレータ30-1〜30-m、およびラッチ31-1〜31-mの少なくとも一方の動作電圧より小さくしたことを特徴としている。

請求項（抜粋）：

基準信号に基いて、アナログ信号をその検出信号に変換するコンパレータと、前記検出信号に基いて、前記アナログ信号をデジタル信号に変換し、前記デジタル信号をラッチするラッチと、前記デジタル信号が出力されるデジタル出力線とを具備し、前記デジタル信号の論理に応じた前記デジタル出力線の電位振幅を、前記コンパレータ、および前記ラッチの少なくとも一方の動作電圧より小さくしたことを特徴とするAD変換回路。

IPC (3件)：

H03M 1/52 ,  H03M 1/12 ,  H04N 1/19

FI (3件)：

H03M 1/52 ,  H03M 1/12 C ,  H04N 1/04 103 E

Fターム (21件)：

5C072AA01 ,  5C072BA04 ,  5C072BA11 ,  5C072EA05 ,  5C072FB15 ,  5C072FB27 ,  5C072UA05 ,  5C072UA06 ,  5J022AA09 ,  5J022BA02 ,  5J022CB01 ,  5J022CB08 ,  5J022CD04 ,  5J022CE05 ,  5J022CE08 ,  5J022CE09 ,  5J022CF01 ,  5J022CF02 ,  5J022CF03 ,  5J022CG01 ,  5J022CG04

引用特許：

審査官引用 (3件)

• 信号導出回路及び撮像装置
  公報種別：公開公報   出願番号：特願平8-046121   出願人：株式会社東芝
• 出力回路
  公報種別：公開公報   出願番号：特願平9-160087   出願人：日本電気株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-294991   出願人：日本電気株式会社