特許
J-GLOBAL ID:200903006086523837
半導体装置とその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-066870
公開番号(公開出願番号):特開2000-260987
出願日: 1999年03月12日
公開日(公表日): 2000年09月22日
要約:
【要約】【課題】 高耐圧化並びにオン抵抗の低減化を図る。【解決手段】 本発明の半導体装置は、ソース領域4、チャネル領域8及びドレイン領域5を有し、更に前記チャネル領域8上にその側壁部が上部に向かうに従って幅狭となるようにパターニングされた、その側壁部がテーパー形状のゲート電極7Aが形成されており、前記チャネル領域8及びドレイン領域5間に少なくとも前記ゲート電極7A下では浅く(第1のドリフト領域22A)、かつ前記ドレイン領域5近傍では深く(第2のドリフト領域22B)形成されたドリフト領域22を有することを特徴とする。
請求項(抜粋):
第1導電型の半導体基板のゲート絶縁膜上にその側壁部がテーパー形状にパターニングされたゲート電極と、前記ゲート電極に隣接するように形成された第1導電型ボディー領域と、前記第1導電型ボディー領域内に形成された第2導電型のソース領域並びにチャネル領域と、前記第1導電型ボディー領域と離間された位置に形成された第2導電型のドレイン領域と、前記チャネル領域から前記ドレイン領域にかけて、少なくとも前記ゲート電極下では浅く、かつドレイン領域近傍では深く形成された第2導電型のドリフト領域とを有することを特徴とする半導体装置。
IPC (2件):
FI (3件):
H01L 29/78 301 S
, H01L 29/78 301 D
, H01L 29/78 301 Y
Fターム (15件):
5F040DA14
, 5F040DA22
, 5F040EB01
, 5F040EC07
, 5F040EC19
, 5F040EF02
, 5F040EF13
, 5F040EF18
, 5F040EK01
, 5F040EM01
, 5F040FA03
, 5F040FB02
, 5F040FC00
, 5F040FC12
, 5F040FC17
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (21件)
-
特開平2-244640
-
特開平2-244640
-
横型電界効果トランジスタおよびその製造方法
公報種別:公開公報
出願番号:特願平8-065746
出願人:富士電機株式会社
-
特開昭54-110789
-
特開昭54-110789
-
特開昭57-024568
-
特開昭57-024568
-
特開平4-306880
-
特開平4-306880
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平8-275632
出願人:ローム株式会社
-
特開平4-356965
-
高耐圧トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願平5-195433
出願人:ソニー株式会社
-
特開平2-244640
-
特開昭54-110789
-
特開昭57-024568
-
特開平4-306880
-
特開平4-356965
-
特開平2-244640
-
特開昭54-110789
-
特開昭57-024568
-
特開平4-306880
全件表示
前のページに戻る