特許
J-GLOBAL ID：200903006363929625

半導体パッケージ用基板及びその製造方法

発明者：
石田 芳弘

石田 芳弘 について

, 
清水 潔

清水 潔 について


出願人/特許権者：
シチズン時計株式会社

シチズン時計株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平9-352867
公開番号（公開出願番号）：特開平11-186439
出願日： 1997年12月22日
公開日（公表日）： 1999年07月09日
要約：
【要約】【課題】 目合わせパターンと外部電極パターンが同時形成していないため、外形に対する位置精度が悪い。単個でボール付けは生産性が低い、生産コストが高くなる。【解決手段】 集合半導体用基板作成時、ダイシング目合わせパターンと外部電極パターンを同時形成する事で、パッケージ外形に対する外部端子位置精度の良い半導体パッケージが出来る。マザーボードへの搭載性及び生産性の優れた半導体パッケージを提供できる。
請求項（抜粋）：
ICチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成した回路基板に、複数のICチップを電気的に接続し、該ICチップを樹脂封止したパッケージ集合体を切削して単個の完成半導体パッケージを形成する半導体パッケージ用基板において、前記パッケージ集合体の回路基板は、切削位置を示す位置合わせパターンを有しており、該位置合わせパターンは外部接続電極の構成部材と同一部材で構成されていることを特徴とする半導体パッケージ用基板。
IPC (3件)：
H01L 23/12 ,  H05K 1/02 ,  H05K 3/00
FI (3件)：
H01L 23/12 L ,  H05K 1/02 R ,  H05K 3/00 X
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM