特許
J-GLOBAL ID：200903006544399024
磁気ランダムアクセスメモリ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2002-196575
公開番号（公開出願番号）：特開2004-039150
出願日： 2002年07月04日
公開日（公表日）： 2004年02月05日
要約：
【課題】スニークパス電流の影響を排除して,MRAMのメモリセルに記憶されているデータ判別の信頼性を向上する技術を提供する。【解決手段】MRAMは,クロスポイントセルアレイ1と,第1方向(x方向)に延設されている複数のワード線3と,第1方向(x方向)と異なる第2方向(y方向)に延設されている複数のビット線4と,第2方向(y方向)に延設されているダミービット線9と,複数のワード線3のうちから選択ワード線を選択するXセレクタ11と,複数のビット線4のうちから選択ビット線を選択する第1Yセレクタ12および第2Yセレクタ13と,読み出し回路16とを備えている。クロスポイントセルアレイ1は,複数のメモリセル2と,複数のダミーセル8とを備えている。【選択図】 図1
請求項（抜粋）：
クロスポイントセルアレイと,
第1方向に延設されている複数のワード線と,
前記第1方向と異なる第2方向に延設されている複数のビット線と,
前記第2方向に延設されているダミービット線と,
前記複数のワード線のうちから選択ワード線を選択する第1セレクタと,
前記複数のビット線のうちから選択ビット線を選択する第2セレクタと,
読み出し回路
とを備え,
前記クロスポイントセルアレイは,反転可能な自発磁化を有し,且つ前記自発磁化の方向に応じて抵抗が異なる磁気抵抗素子を含んで構成されている複数のセルを含み,
前記複数のセルは,
前記自発磁化の方向に応じてデータを記憶する複数のメモリセルと,
複数のダミーセル
とを備え,
前記複数のメモリセルのそれぞれは,前記複数のワード線のうちの一のワード線と,前記複数のビット線のうちの一のビット線との間に介設され,
前記ダミーセルのそれぞれは,前記複数のワード線のうちの一のワード線と,前記ダミービット線との間に介設され,
前記読み出し回路は,
前記選択ワード線と前記選択ビット線との間に電圧が印加されることによって前記選択ビット線に流れる検知電流と,前記選択ワード線と前記ダミービット線との間に電圧が印加されることによって前記ダミービット線に流れるオフセット成分電流との差に対応する電流差信号を生成するオフセット除去回路と,
前記電流差信号に基づいて,前記選択ワード線と前記選択ビット線との間に介設された選択セルに記憶されている記憶データを判別するデータ判別回路
とを含む
磁気ランダムアクセスメモリ。
IPC (4件)：
G11C11/15
, H01L27/10
, H01L27/105
, H01L43/08
G11C11/15 150
, G11C11/15 190
, H01L27/10 481
, H01L43/08 Z
, H01L27/10 447
5F083FZ10
, 5F083GA11
, 5F083LA04
, 5F083LA05
, 5F083LA10
, 5F083ZA10
, 5F083ZA28
