半導体デバイスを形成する方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：坂口博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-160941
公開番号（公開出願番号）：特開2001-007223
出願日： 2000年05月30日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】セルフアライメントされた絶縁キャップを有する二重仕事関数ゲート導体と、二重仕事関数ゲート導体を形成する方法とを提供する。【解決手段】 2つの拡散領域36が、基板20に形成され、ゲートスタック33,34が、拡散領域36の間の基板上に形成される。ゲートスタック33,34は、基板20上に形成されたゲート絶縁層24と、ゲート絶縁層24の上部のポリシリコン層26,26aとを有する。ポリシリコン層26,26aは、n型にドープされ真性のままである。ポリシリコン層26,26a上にはバリア層28が形成され、バリア層28の上には、ドーパント源30が形成される。バリア層28は、p型ドーパントを有する。ゲートスタック33,34は、拡散コンタクトをゲートにボーダレスに形成できるように、絶縁キャップ32によって覆われる。ポリシリコン層26,26aをドープするドーパント源30の活性化は、所望の時まで遅らせる。

請求項（抜粋）：

半導体デバイスを形成する方法において、a)基板上にゲート絶縁層を形成する工程と、b)前記ゲート絶縁層上にポリシリコン層を形成する工程と、c)前記ポリシリコン層上にバリア層を形成する工程と、d)前記ポリシリコン層の選択された領域に、第1の導電型のドーパントを注入する工程と、e)前記バリア層上に、第2の導電型のドーパントを含むドーパント源層を形成する工程と、f)前記ドーパント源層の上にキャッピング層を形成する工程と、g)ゲートスタックを画成する工程と、h)前記バリア層を経て、前記ポリシリコン層に、前記第2の導電型のドーパントをドライブする工程と、を含むことを特徴とする方法。

IPC (8件)：

H01L 21/8238 , H01L 27/092 , H01L 21/225 , H01L 21/28 301 , H01L 27/108 , H01L 21/8242 , H01L 29/78 , H01L 21/336

FI (8件)：

H01L 27/08 321 D , H01L 21/225 M , H01L 21/225 Q , H01L 21/28 301 A , H01L 27/08 321 N , H01L 27/10 625 A , H01L 27/10 681 F , H01L 29/78 301 P

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-230234 出願人：ソニー株式会社
特開平4-286127
MOSFETデバイスのコーナのしきい値電圧調整
公報種別：公開公報出願番号：特願平10-008554 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション

全件表示

前のページに戻る