特許

J-GLOBAL ID：200903052632236153

MOSFETデバイスのコーナのしきい値電圧調整

発明者： ジェフリー・ピーター・ガンビーノ ,  ギャリー・ベラ・ブロナー ,  ジャック・アラン・マンデルマン ,  ラリー・アラン・ネスビット
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-008554
公開番号（公開出願番号）：特開平10-214965
出願日： 1998年01月20日
公開日（公表日）： 1998年08月11日
要約：

【要約】 (修正有)【課題】 シリコン基板上に半導体MOSFETデバイスを製造する改良された方法を提供する。【解決手段】 基板表面上方に延びるSTI(Shallow Trench Isolation)誘電体トレンチ構造で埋めたトレンチを有する半導体MOSFETデバイスをシリコン基板上に形成する。トレンチ構造は、このトレンチ構造に隣接したコーナ領域を有する基板内にチャネル領域を有する突出した側壁を有する。チャネル領域は、STIトレンチ構造の間に、これに隣接してあり、このチャネル領域の中央がある濃度のドーパントで、コーナ領域がこれより高い濃度のドーパントでドーピングされている。このドーパントの濃度差が、チャネル領域の中央およびコーナ領域の電子濃度を実質的に等しくする。

請求項（抜粋）：

開口を有するマスクをシリコン基板上に形成する段階と、前記マスクの開口を通して前記基板を下方にエッチングして、前記基板中にトレンチを形成する段階と、二酸化シリコンのSTI(Shallow Trench Isolation)誘電体トレンチ構造を、前記基板のトレンチ内および前記マスクの開口内に形成する段階と、前記STIトレンチ構造に隣接したコーナ領域を有し、前記トレンチ構造の間にある基板内にチャネル領域を有するように、前記STIトレンチ構造の突出した側壁を残して、前記マスクを剥ぎ取る段階と、前記チャネル領域の中央領域は所定のドーパント濃度で、前記チャネル領域の前記コーナ領域に隣接する領域は前記所定のドーパント濃度よりも実質的に高いドーパント濃度でドーピングする段階とを含み、前記2つのドーパント濃度の差が、前記チャネル領域の中央領域およびコーナ領域の電子濃度を実質的に等しくすることを特徴とする、シリコン基板上に半導体MOSFETデバイスを製造する方法。

引用特許：

審査官引用 (5件)

• 特開昭58-093249
  
• 特開平4-196488
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-063748   出願人：株式会社東芝
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平3-315835   出願人：株式会社東芝
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-239449   出願人：株式会社東芝