半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-230234
公開番号（公開出願番号）：特開平9-074143
出願日： 1995年09月07日
公開日（公表日）： 1997年03月18日
要約：

【要約】【課題】第一領域にメモリセルなどの第一導電型のトランジスタが形成され、第二領域に第一導電型、及び第二導電型のトランジスタが形成されている半導体装置において、第二領域のNMOSFETのゲート電極をN+ 型、PMOSFETのゲート電極をP+ 型とする異極性ゲート構造とすることが可能な半導体装置、及び工程数をそれほど増やさずにかかる半導体装置を製造できる半導体装置の製造方法を提供する。【解決手段】第一領域のトランジスタのゲート電極にのみゲート電極と同じパターンでゲート電極の上に積層されたオフセット絶縁膜を形成する。また、第一領域のゲート電極のパターニングをオフセット絶縁膜をマスクとして行う一方、第二領域のデート電極のパターニングをレジストをマスクとして行う。

請求項（抜粋）：

第一領域に第一導電型のトランジスタが形成され、第二領域に第一導電型及び第二導電型のトランジスタが形成された半導体装置において、第一領域のトランジスタのゲート電極にのみゲート電極と同じパターンでゲート電極の上に積層されたオフセット絶縁膜が形成されていることを特徴とする半導体装置。

IPC (7件)：

H01L 21/8238 , H01L 27/092 , H01L 21/28 , H01L 27/108 , H01L 21/8242 , H01L 29/78 , H01L 21/336

FI (4件)：

H01L 27/08 321 D , H01L 21/28 B , H01L 27/10 681 F , H01L 29/78 301 P

引用特許：

審査官引用 (11件)

特開平3-177065
特開昭57-084164
半導体メモリ装置及びその製造方法
公報種別：公開公報出願番号：特願平3-287097 出願人：ソニー株式会社

全件表示

前のページに戻る