特許
J-GLOBAL ID：200903006785023114

差動増幅回路、レシーバ回路、発振回路及びドライバ回路

発明者：
日月 央

日月 央 について

, 
松尾 嘉洋

松尾 嘉洋 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2005-265638
公開番号（公開出願番号）：特開2007-081694
出願日： 2005年09月13日
公開日（公表日）： 2007年03月29日
要約：
【課題】立ち上がり時の遅延時間と立下り時の遅延時間との差を小さくすることができる差動増幅回路と、これを用いたレシーバ回路、発振回路及びドライバ回路を提供する。【解決手段】差動入力信号の極性が正負の何れに変化する場合でも、ノードN31及びN32bに発生するバイアス電圧がほぼ一定になり、各カスコード部のNチャンネル側の負荷トランジスタ(MN21,MN22,MN21b,MN22b)には常に電流が流れた状態になる。これにより、ノードN31及びN32bの充放電に要する時間が非常に短くなるため、非反転出力信号O(+)及び反転出力信号O(-)の立ち上がり時の遅延時間と立下り時の遅延時間をほぼ等しくすることができる。これにより、入力信号のパルス幅と出力信号のパルス幅がほぼ同じになり、高速な回路への適用が可能になる。【選択図】 図1
請求項（抜粋）：
共通の差動信号を入力する第1増幅部と第2増幅部とを具備し、 上記第1増幅部及び上記第2増幅部の各々は、 上記入力の差動信号に応じて、第1電源線から第2電源線へ向かって吐き出す方向に流れる第1差動電流を発生する第1差動電流発生部と、 上記入力の差動信号に応じて、上記第1電源線から上記第2電源線へ向かって引き込む方向に流れる第2差動電流を発生する第2差動電流発生部と、 一方が増大すると他方が減少する関係にある上記第1差動電流の1の電流と上記第2差動電流の1の電流とを入力する第1カスコード部と、 一方が増大すると他方が減少する関係にある上記第1差動電流の他の1の電流と上記第2差動電流の他の1の電流とを入力する第2カスコード部と を有し、 上記第1カスコード部及び上記第2カスコード部の各々は、 上記第1差動電流の片方の電流を入力する第1ノードと、 上記第2差動電流の片方の電流を入力する第2ノードと、 第3ノードと、 上記第1ノードから上記第2電源線へ流れる電流を一定に保つように制御する第1導電型の第1トランジスタと、 上記第1電源線から上記第2ノードへ流れる電流を一定に保つように制御する第2導電型の第2トランジスタと、 上記第1ノードの電圧が一定に保たれるように上記第1ノードと上記第3ノードとの間のインピーダンスを制御する上記第1導電型の第3トランジスタと、 上記第2ノードの電圧が一定に保たれるように上記第2ノードと上記第3ノードとの間のインピーダンスを制御する上記第2導電型の第4トランジスタと を含み、 上記第1増幅部における上記第1カスコード部若しくは上記第2カスコード部の第3ノードと、上記第2増幅部における上記第1カスコード部若しくは上記第2カスコード部の第3ノードとが共通に接続されており、 上記共通接続された2つの第3ノードは、両者を切り離した場合に、一方の電圧が上昇すると他方の電圧が低下する関係を有しており、 上記第1増幅部に含まれる上記第1トランジスタ及び上記第2トランジスタの何れか一方は、上記共通接続された第3ノードの電圧に応じて、その電流を共通に増大若しくは減少させ、 上記第2増幅部に含まれる上記第1トランジスタ及び上記第2トランジスタの何れか一方は、上記共通接続された第3ノードの電圧に応じて、その電流を共通に増大若しくは減少させ、 上記第1増幅部及び上記第2増幅部において上記共通接続されていない他の2つの第3ノードから、上記入力の差動信号の増幅結果を出力する、 差動増幅回路。
IPC (4件)：
H03F 1/42 ,  H03F 3/45 ,  H03K 3/023 ,  H04L 25/02
FI (6件)：
H03F1/42 ,  H03F3/45 Z ,  H03K3/023 A ,  H04L25/02 V ,  H04L25/02 S ,  H04L25/02 R
Fターム (30件)：
5J043AA04 ,  5J043FF03 ,  5J500AA01 ,  5J500AA12 ,  5J500AA13 ,  5J500AA21 ,  5J500AA22 ,  5J500AC26 ,  5J500AC31 ,  5J500AF05 ,  5J500AF09 ,  5J500AF15 ,  5J500AH10 ,  5J500AH17 ,  5J500AK02 ,  5J500AK05 ,  5J500AK09 ,  5J500AM08 ,  5J500AM17 ,  5J500AS00 ,  5J500AS13 ,  5J500DN01 ,  5J500DN14 ,  5J500DN23 ,  5J500DP02 ,  5J500DP03 ,  5K029AA11 ,  5K029DD24 ,  5K029GG07 ,  5K029HH01
引用特許：
出願人引用 (15件)
  • 特開平成9-74340号公報
  • 特許第3626988号明細書
  • 特許第3202196号明細書
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM