特許

J-GLOBAL ID：200903006893623438

半導体装置及びその製造方法

発明者： 山形 修
出願人/特許権者： ソニー株式会社
代理人 (1件)： 舘野 千惠子
公報種別：公開公報
出願番号（国際出願番号）：特願2002-236453
公開番号（公開出願番号）：特開2004-079701
出願日： 2002年08月14日
公開日（公表日）： 2004年03月11日
要約：

【課題】大容量の受動素子内蔵・搭載のSiPを実現する。【解決手段】ビア11を形成したシリコン基板、金属基板又はガラス基板からなるインターポーザ10上に、ICチップ2、もしくはシリコン基板、金属基板又はガラス基板上に形成された受動素子15である複数のチップをフェイスアップで搭載し、チップ上で一括再配線を行う。シリコン基板、金属基板又はガラス基板は高誘電体の結晶化のための高温処理が可能であるため、インターポーザである基板上に又は搭載チップの再配線上に大容量の受動素子を形成する。もしくは、シリコン基板、金属基板又はガラス基板上に形成された大容量の受動素子15をチップ化してICチップ2とともに搭載する。【選択図】 図1

請求項（抜粋）：

シリコン基板、金属基板又はガラス基板上に受動素子が形成されてなることを特徴とする半導体装置。

IPC (3件)：

H01L25/04 ,  H01L23/12 ,  H01L25/18

FI (2件)：

H01L25/04 Z ,  H01L23/12 B

引用特許：

審査官引用 (2件)

• キャパシタ及び半導体装置
  公報種別：公開公報   出願番号：特願2001-018132   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-253346   出願人：京セラ株式会社