特許
J-GLOBAL ID：200903007256478110

演算処理装置および演算処理装置を用いた電子機器

発明者：
黒川 義元

黒川 義元 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-085007
公開番号（公開出願番号）：特開2006-309734
出願日： 2006年03月27日
公開日（公表日）： 2006年11月09日
要約：
【課題】キャッシュメモリを搭載するCPUにおいて、処理速度を向上するとともに、低消費電力も同時に実現するCPUを提供する。【解決手段】複数のセットからなる連想方式のキャッシュメモリを搭載するCPUにおいて、動作状況に応じて、CPUの処理性能向上に寄与しないキャッシュメモリ領域を監視し、動的に停止状態に変更できる手段を有するCPUを提供する。このような構成にすることで、高性能且つ低消費電力のCPUを提供することができる。【選択図】図3
請求項（抜粋）：
キャッシュメモリを有する演算処理装置であって、 データメモリと、タグメモリとを有する少なくとも1つのセットと、 前記データメモリ又は前記タグメモリの一方の、動作状態と停止状態とを遷移させる手段と、 前記キャッシュメモリへのアクセス回数、前記キャッシュメモリのキャッシュヒット回数、前記タグメモリにおけるタグヒット回数、及び前記アクセス回数で前記キャッシュヒット回数を除することにより得られるキャッシュヒット率、を任意の期間について計数する手段と、 を有することを特徴とする演算処理装置。
IPC (1件)：
G06F 12/08
FI (5件)：
G06F12/08 579 ,  G06F12/08 543B ,  G06F12/08 511E ,  G06F12/08 565 ,  G06F12/08 507Z
Fターム (5件)：
5B005JJ21 ,  5B005MM01 ,  5B005TT02 ,  5B005VV03 ,  5B005VV04
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM