特許

J-GLOBAL ID：200903007256832020

半導体装置及びその製造方法

発明者： 鈴木 寿哉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-066524
公開番号（公開出願番号）：特開2003-264245
出願日： 2002年03月12日
公開日（公表日）： 2003年09月19日
要約：

【要約】【課題】 貴金属電極を用いたキャパシタを有する半導体装置及びその製造方法において、貴金属によるクロスコンタミを防止しうる半導体装置及びその製造方法を提供する。【解決手段】 下部電極76と、下部電極76上に形成されたキャパシタ誘電体膜78と、キャパシタ誘電体膜78上に形成された貴金属よりなる上部電極88と、上部電極88上に形成され、上部電極88とほぼ等しい形状にパターニングされ、構成元素に酸素を含まない膜82とを有する。このように半導体装置を構成することにより、上部電極88上に酸素を含む雰囲気中で成膜を行う際に貴金属材料が酸化・昇華することを抑制することができる。

請求項（抜粋）：

基板上に形成された下部電極と、前記下部電極上に形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜上に形成された貴金属よりなる上部電極と、前記上部電極上に形成され、前記上部電極とほぼ等しい形状にパターニングされ、構成元素に酸素を含まない第1の膜とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/8242 ,  H01L 27/108

Fターム (27件)：

5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD56 ,  5F083GA25 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA32 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083LA21 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR21 ,  5F083PR29 ,  5F083PR33

引用特許：

審査官引用 (4件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平11-123927   出願人：株式会社日立製作所
• 半導体構造素子の製造方法
  公報種別：公開公報   出願番号：特願2000-399178   出願人：インフィネオンテクノロジースアクチエンゲゼルシャフト
• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平6-057505   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション
• 半導体集積回路及びその製造方法
  公報種別：公開公報   出願番号：特願平10-345368   出願人：株式会社東芝