特許
J-GLOBAL ID：200903010604371920

半導体集積回路及びその製造方法

発明者：
金谷 宏行

金谷 宏行 について

, 
國島 巌

國島 巌 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-345368
公開番号（公開出願番号）：特開2000-174228
出願日： 1998年12月04日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 膜厚のスケーリングが容易であり、水素等の還元作用による特性劣化が抑制されるようにしたキャパシタを持つ半導体集積回路を提供する。【解決手段】 シリコン酸化膜により覆われた基板10上に形成されたキャパシタC1を有する半導体集積回路において、キャパシタC1は、基板10上にTi膜11を介して形成された下部Pt電極12と、この上に形成されて結晶化された第1のPZT膜13と、この上に形成されて結晶化された第2のPZT膜14と、この上に形成された上部Pt電極15とを有する。第1のPZT膜13は、Pt電極12から拡散したPtを含んで結晶化され、第2のPZT膜14にはPtの拡散は殆どない。第2のPZT膜14により、リークのない優れた分極特性が得られる。
請求項（抜粋）：
下部電極上に形成されて結晶化された第1の金属酸化物誘電体膜と、この第1の金属酸化物誘電体膜上に形成されて結晶化された第2の金属酸化物誘電体膜と、この第2の金属酸化物誘電体膜上に形成された上部電極と、を有することを特徴とする半導体集積回路。
IPC (2件)：
H01L 27/108 ,  H01L 21/8242
FI (2件)：
H01L 27/10 651 ,  H01L 27/10 621 Z
Fターム (18件)：
5F083AD21 ,  5F083FR02 ,  5F083GA06 ,  5F083GA27 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA45 ,  5F083JA56 ,  5F083JA60 ,  5F083PR00 ,  5F083PR03 ,  5F083PR22 ,  5F083PR33
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM