特許
J-GLOBAL ID:200903007285694264
演算処理装置、演算処理方法
発明者:
出願人/特許権者:
代理人 (1件):
宇高 克己
公報種別:公開公報
出願番号(国際出願番号):特願2007-191621
公開番号(公開出願番号):特開2009-026260
出願日: 2007年07月24日
公開日(公表日): 2009年02月05日
要約:
【課題】アドレス依存性チェックの際の「処理待ち」の発生を出来るだけ解消し、メモリへのアクセスが伴う処理を高速化する演算処理技術を提供すること。【解決手段】複数のストア命令と複数のロード命令とからなる命令群のアドレス依存性を判断し、前記ストア命令とアドレス依存性の無いロード命令を特定するコンパイラ装置bと、この命令群を受信し、アドレス依存性の無いストア命令の実行準備が完了するまで前記特定されたロード命令を前記ストア命令よりも優先的に送出するアドレス依存性判定部c1と、アドレス依存性判定部c1から送出されてきたロード命令を実行する中央処理部c2とを有する演算処理装置。【選択図】図1
請求項(抜粋):
複数のストア命令と複数のロード命令とからなる命令群のアドレス依存性を判断し、前記ストア命令とアドレス依存性の無いロード命令を特定する手段と、
前記命令群を受信し、前記アドレス依存性の無いストア命令の実行準備が完了するまで前記特定されたロード命令を前記ストア命令よりも優先的に送出するデータ送出手段と、
前記送出されたロード命令を実行する実行手段と
を有することを特徴とする演算処理装置。
IPC (2件):
FI (3件):
G06F9/38 310F
, G06F9/38 350A
, G06F9/44 322F
Fターム (4件):
5B013AA12
, 5B013CC01
, 5B081AA10
, 5B081CC23
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (2件)
-
特許第6658559号
-
プロセッサ
公報種別:公開公報
出願番号:特願平10-180820
出願人:東芝マイクロエレクトロニクス株式会社, 株式会社東芝
前のページに戻る