特許
J-GLOBAL ID:200903007402576227

超音波システムでシグマ-デルタアナログ-デジタル変換器を用いた受信集束装置

発明者:
出願人/特許権者:
代理人 (2件): 高田 守 ,  高橋 英樹
公報種別:公開公報
出願番号(国際出願番号):特願2007-074609
公開番号(公開出願番号):特開2007-260394
出願日: 2007年03月22日
公開日(公表日): 2007年10月11日
要約:
【課題】超音波システムのデジタル受信集束装置において、サンプリングクロックの周期が変わってもシグマ-デルタアナログ-デジタル変換器の性能低下を防ぐことができる受信集束装置を提供する。【解決手段】本発明による多数の変換子で構成された配列型変換器を備えた超音波システムのデジタル受信集束装置は、前記配列型変換器の各変換子に受信される超音波エコー信号の受信遅延時間に基づいて可変的にサンプリングクロックを生成し、生成されたクロックの周期に対応する制御信号を出力するための可変サンプリングクロック生成部と、前記配列型変換器の各変換子に連結され、各変換子で出力されたアナログ信号を前記サンプリングクロックと制御信号に応答してデジタル信号に変換するための複数のシグマ-デルタアナログ-デジタル変換器と、前記受信遅延時間に基づいて前記シグマ-デルタアナログ-デジタル変換器の出力信号を遅延するための遅延部と、前記遅延された信号を加算するための加算器とを備える。【選択図】図3
請求項(抜粋):
多数の変換子で構成された配列型変換器を備えた超音波システムのデジタル受信集束装置において、 前記配列型変換器の各変換子に受信される超音波エコー信号の受信遅延時間に基づいて可変的にサンプリングクロックを生成し、生成されたクロックの周期に対応する制御信号を出力するための可変サンプリングクロック生成部と、 前記配列型変換器の各変換子に連結され、各変換子で出力されたアナログ信号を前記サンプリングクロックと制御信号に応答してデジタル信号に変換するための複数のシグマ-デルタアナログ-デジタル変換器と、 前記受信遅延時間に基づいて前記シグマ-デルタアナログ-デジタル変換器の出力信号を遅延するための遅延部と、 前記遅延された信号を加算するための加算器と、 を備えることを特徴とする超音波システムのデジタル受信集束装置。
IPC (5件):
A61B 8/00 ,  G01N 29/24 ,  G01N 29/06 ,  G01N 29/44 ,  G01S 7/523
FI (5件):
A61B8/00 ,  G01N29/24 502 ,  G01N29/06 ,  G01N29/22 501 ,  G01S7/52 F
Fターム (29件):
2G047AA05 ,  2G047BA03 ,  2G047BC07 ,  2G047BC13 ,  2G047CA01 ,  2G047DB02 ,  2G047EA07 ,  2G047EA10 ,  2G047GB02 ,  2G047GF22 ,  2G047GG09 ,  2G047GG14 ,  2G047GG41 ,  4C601BB07 ,  4C601EE09 ,  4C601EE22 ,  4C601GB04 ,  4C601JB04 ,  4C601JB05 ,  4C601JB19 ,  5J083AA02 ,  5J083AB17 ,  5J083AC28 ,  5J083AD04 ,  5J083AD13 ,  5J083BC02 ,  5J083BC18 ,  5J083BE06 ,  5J083CA12
引用特許:
審査官引用 (9件)
全件表示
引用文献:
前のページに戻る