特許
J-GLOBAL ID：200903007457223307

半導体装置

発明者：
池田 良成

池田 良成 について

, 
山下 満男

山下 満男 について


出願人/特許権者：
富士電機ホールディングス株式会社

富士電機ホールディングス株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-248843
公開番号（公開出願番号）：特開2006-066716
出願日： 2004年08月27日
公開日（公表日）： 2006年03月09日
要約：
【課題】モジュール形半導体装置を構成する部材間の半田接合部について、母材金属表面に成膜したNiの半田への溶出,および接合界面に生成した金属間化合物の成長を低く抑えて半田接合部の疲労寿命改善,信頼性向上を図る。【解決手段】銅ベース板1に搭載した絶縁基板2の導体パターン2aにパワー半導体チップ3をマウントし、該半導体チップの上面電極にリードフレーム4を接続したモジュール形の半導体装置で、前記各部材の間を半田付けして面接合したものにおいて、半導体チップ3を含めた各接合部材の半田接合面に表面処理としてNiを成膜してNi膜9を形成し、さらに該Ni膜の表面に半田接合工程で完全に溶解し得る厚さ(膜厚1μm以下)のCu膜10を成膜した上で、各部材の間をSnリッチな半田材で半田接合する。これにより、半田の接合界面にはCu-Ni-Snの3元系金属間化合物11が生成し、この金属間化合物がバリアとなって実使用時の通電加熱に伴うNiの溶出,金属間化合物の成長を抑制して半田接合部の信頼性が向上する。【選択図】 図1
請求項（抜粋）：
絶縁基板の導体パターンと絶縁基板にマウントした半導体チップとの間,および半導体チップの上面電極と配線リードとの間を半田付けして面接合した半導体装置において、 少なくとも半導体チップおよび半導体チップに半田付けする接合相手部材の半田接合面に表面処理としてNiを成膜した上で、さらに該Ni層の表面に半田接合工程で完全に溶解し得る厚さのCuを成膜して半田接合したことを特徴とする半導体装置。
IPC (2件)：
H01L 23/48 ,  H01L 23/34
FI (2件)：
H01L23/48 P ,  H01L23/34 A
Fターム (4件)：
5F036AA01 ,  5F036BB16 ,  5F036BB21 ,  5F036BD01
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM