特許
J-GLOBAL ID:200903007707992107

AGC回路

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平8-148309
公開番号(公開出願番号):特開平9-307379
出願日: 1996年05月17日
公開日(公表日): 1997年11月28日
要約:
【要約】【課題】利得調整時に発生する出力オフセット補償機能を有するAGC回路を、低消費電力で実現する。【解決手段】第1、第2の電界効果トランジスタのゲートを信号入力端子へ接続し、ソースは定電流源を介して第1の電源へ接続し、前記第1の電界効果トランジスタのドレインを第3、第4の電界効果トランジスタのソースに接続し、前記第2の電界効果トランジスタのドレインを第5、第6の電界効果トランジスタのソースに接続し、前記第4、第5の電界効果トランジスタのドレインを第1、第2の抵抗を介して第7の電界効果トランジスタのソースに接続し、前記第3、第6および第7の電界効果トランジスタのドレインを第2の電源へ接続し、前記第4、第5の電界効果トランジスタのゲート同士および第3、第6の電界効果トランジスタのゲート同士を互いに第1、第2の調整端子に接続し、第7の電界効果トランジスタのゲートは第3の調整端子に接続する。
請求項(抜粋):
共通接続された信号端子を定電流源に接続し入力信号を各制御端子に入力してなる第1の差動対トランジスタの各出力端に、共通接続された信号端子をそれぞれ接続し各制御端子に第1、第2の利得調整電圧を入力する第2、第3の差動対トランジスタを備え、前記第2、第3の差動対トランジスタの一の出力端同士を負荷抵抗素子を介して接続し、該接続点と電源間に、出力オフセット調整用の電圧を制御端子に入力するトランジスタを挿入してなることを特徴とするAGC回路。
IPC (3件):
H03G 3/10 ,  H03F 3/45 ,  H03G 3/30
FI (3件):
H03G 3/10 B ,  H03F 3/45 Z ,  H03G 3/30 Z
引用特許:
審査官引用 (6件)
  • 特開昭57-143909
  • 特開昭59-089015
  • 電圧増幅回路装置
    公報種別:公開公報   出願番号:特願平3-245215   出願人:日本電気エンジニアリング株式会社
全件表示

前のページに戻る