特許
J-GLOBAL ID:200903007819168598

半導体回路デバイス及びデータ処理システム

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2003-365430
公開番号(公開出願番号):特開2005-128902
出願日: 2003年10月27日
公開日(公表日): 2005年05月19日
要約:
【課題】 電源投入時の降圧動作に伴って電源ノイズが発生するの抑制する。【解決手段】 スイッチトキャパシタ型降圧回路(6)とシリーズレギュレータ型降圧回路(2)とを有し、夫々の降圧回路の降圧電圧出力端子が共通接続される。双方の降圧回路の降圧電圧出力端子が共通接続されることにより、双方並列駆動、選択駆動、順次駆動が可能になる。前記順次駆動として、先にシリーズレギュレータ型降圧回路を駆動して降圧電圧を負荷に供給した後、スイッチトキャパシタ型降圧回路を駆動しても、スイッチトキャパシタ型降圧回路は負荷による放電分のみを補えば良く、キャパシタに対する充電電流ピークは小さくて済む。スイッチトキャパシタ型降圧回路の動作を開始したとき大きな突入電流を生ぜず、ノイズの発生が抑制される。【選択図】 図1
請求項(抜粋):
外部電源電圧を降圧して降圧電圧を生成する降圧部を有し、前記降圧部は、スイッチトキャパシタ型降圧回路とシリーズレギュレータ型降圧回路とを有し、夫々の降圧回路の降圧電圧出力端子が共通接続されることを特徴とする半導体回路デバイス。
IPC (5件):
G05F1/56 ,  H01L21/822 ,  H01L27/04 ,  H02M3/07 ,  H03K17/16
FI (7件):
G05F1/56 310V ,  G05F1/56 310Q ,  H02M3/07 ,  H03K17/16 H ,  H01L27/04 G ,  H01L27/04 H ,  H01L27/04 A
Fターム (85件):
5F038BB01 ,  5F038BB08 ,  5F038BE09 ,  5F038BG03 ,  5F038BG05 ,  5F038BH03 ,  5F038BH13 ,  5F038BH19 ,  5F038CA05 ,  5F038CA07 ,  5F038CD02 ,  5F038CD06 ,  5F038CD09 ,  5F038CD12 ,  5F038CD13 ,  5F038DF01 ,  5F038DF08 ,  5F038DF17 ,  5F038DT09 ,  5F038EZ20 ,  5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF13 ,  5H430HH03 ,  5H430KK04 ,  5H430KK14 ,  5H430KK16 ,  5H730AA02 ,  5H730AA14 ,  5H730AS01 ,  5H730AS05 ,  5H730BB03 ,  5H730BB57 ,  5H730BB84 ,  5H730DD04 ,  5H730DD32 ,  5J055AX12 ,  5J055AX25 ,  5J055AX55 ,  5J055AX57 ,  5J055BX16 ,  5J055CX07 ,  5J055CX12 ,  5J055CX19 ,  5J055DX12 ,  5J055DX22 ,  5J055DX41 ,  5J055DX44 ,  5J055DX49 ,  5J055DX82 ,  5J055EY10 ,  5J055EY21 ,  5J055EY30 ,  5J055EZ03 ,  5J055EZ04 ,  5J055EZ07 ,  5J055EZ08 ,  5J055EZ10 ,  5J055EZ13 ,  5J055EZ25 ,  5J055EZ26 ,  5J055EZ27 ,  5J055EZ28 ,  5J055EZ29 ,  5J055EZ31 ,  5J055EZ37 ,  5J055EZ38 ,  5J055EZ50 ,  5J055EZ55 ,  5J055EZ57 ,  5J055EZ69 ,  5J055FX02 ,  5J055FX05 ,  5J055FX13 ,  5J055FX19 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX05 ,  5J055GX06 ,  5J055GX07 ,  5J055GX08
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る