特許
J-GLOBAL ID：200903007885209610

半導体装置およびその製造方法

発明者：
野口 充宏

野口 充宏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-088755
公開番号（公開出願番号）：特開平9-260679
出願日： 1996年03月18日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】部分空乏化トランジスタと完全空乏化トランジスタの両方が混在する絶縁体基板上で、完全空乏化トランジスタを形成する半導体層の厚さを均一にし、さらに結晶欠陥の少ない領域を提供することにある。【解決手段】絶縁体層12上に形成される単結晶半導体層に、少なくとも完全空乏化トランジスタと、これと別種の第2のトランジスタを形成してなる半導体装置において、完全空乏化トランジスタを形成する膜厚の薄い単結晶半導体層14a を先に絶縁体層12上に形成し、厚い単結晶半導体層を必要とする第2のトランジスタ形成領域は、前記薄い単結晶半導体層上に選択的にエピタキシャル成長により形成されたエピタキシャル単結晶成長層13を用いて形成することにより、完全空乏化トランジスタ形成に必要な膜厚の薄い単結晶半導体層14a を薄く、均一にする。
請求項（抜粋）：
絶縁体層上に形成される単結晶半導体層に、少なくとも第1および第2の2種のトランジスタを形成してなる半導体装置において、前記単結晶半導体層は薄膜領域と、薄膜領域上におけるエピタキシャル形成により選択的に作成された厚膜領域を有し、前記第1のトランジスタは、前記単結晶半導体層の薄膜領域上に形成されると共に、そのチャネル領域の空乏層が前記絶縁体層に達し、前記第2のトランジスタは、前記単結晶半導体層における前記厚膜領域に形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 29/786 ,  H01L 27/08 331
FI (3件)：
H01L 29/78 613 B ,  H01L 27/08 331 E ,  H01L 29/78 618 D
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM