特許
J-GLOBAL ID：200903007887227462
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平7-062233
公開番号（公開出願番号）：特開平8-264764
出願日： 1995年03月22日
公開日（公表日）： 1996年10月11日
要約：
【要約】【目的】 本発明は、MISFETの形成領域を広げることなくMISFETの抵抗を下げることのできる構造を提供することを目的とする。【効果】 p型ベース層1の表面に複数の溝11を設けたことにより溝11の側壁および底面もチャネルとして働かせることでMISFETの形成領域を広げることなく抵抗を低減することができる。
請求項（抜粋）：
半導体基板上に第1導電型ベース層に隣接して第2導電型ソース領域および第2導電型ドレイン領域を有し、前記第2導電型ソース領域、第1導電型ベース領域および第2導電型ドレイン領域に接して形成されたゲート絶縁膜を介してゲート電極が形成された半導体装置において、前記第1導電型ベース層表面であって前記ゲート絶縁膜を介してゲート電極と接している領域に凹凸を存在するように構成したことを特徴とする半導体装置。
引用特許：
前のページに戻る
