特許

J-GLOBAL ID：200903007963476655

半導体装置用基板の製造方法

発明者： 中村 高士 ,  浜田 哲郎
出願人/特許権者： 凸版印刷株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-309728
公開番号（公開出願番号）：特開2003-115662
出願日： 2001年10月05日
公開日（公表日）： 2003年04月18日
要約：

【要約】【課題】高密度配線を形成する為に、パターン底部の絶縁樹脂層の底部に残存した残渣によるマイグレーション発生を除去する為の方法と、パターン層頂上部の導体幅を従来の技術による導体幅よる広げる方法にある。【解決手段】配線パターンを形成する工程でにおいて、絶縁樹脂層を形成後、めっき法による薄膜導体層を形成し、感光性レジスト層を形成し、露光と現像のフォトプロセス法により、所要のパターンを形成するレジスト層を形成後、全面にプラズマ処理をする工程と、電解銅めっきをする工程と、レジスト層を剥離する工程と、薄膜導体層を除去する工程と、によっる半導体装置用基板の製造方法を提供でき、マイグレーション発生が防止する、又導体幅を広げる半導体装置用基板が提供できる。

請求項（抜粋）：

ビルドアップ法を用いた多層プリントの製造における、配線パターンを形成する工程において、(a)絶縁樹脂層を形成する工程と、(b)該絶縁樹脂層の表面全体までにめっき法による薄膜導体層を形成する工程と、(c)該薄膜導体層の表面全体までに感光性レジスト層を形成する工程と、(d)該感光性レジスト層にフォトプロセス法による、フォトマスクを用いて、所要のパターンを形成する工程と、(e)該パターンを形成したレジスト層から、前記薄膜導体層の表面までに全面にプラズマ処理をする工程と、(f)該表面全体に電解銅めっきをする工程と、(g)前記レジスト層を剥離する工程と、(h)ソフトエッチング法により表面に露出した前記薄膜導体層を除去する工程と、からなる工程を実行することを特徴とする半導体装置用基板の製造方法。

IPC (3件)：

H05K 3/46 ,  H01L 23/12 ,  H05K 3/18

FI (6件)：

H05K 3/46 E ,  H05K 3/46 B ,  H05K 3/18 A ,  H05K 3/18 E ,  H05K 3/18 H ,  H01L 23/12 Q

Fターム (37件)：

5E343AA02 ,  5E343AA12 ,  5E343BB13 ,  5E343BB24 ,  5E343BB71 ,  5E343CC62 ,  5E343DD33 ,  5E343DD43 ,  5E343EE01 ,  5E343EE13 ,  5E343EE17 ,  5E343EE36 ,  5E343ER11 ,  5E343FF23 ,  5E343GG01 ,  5E343GG06 ,  5E343GG08 ,  5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA43 ,  5E346AA51 ,  5E346BB15 ,  5E346CC32 ,  5E346DD23 ,  5E346DD24 ,  5E346DD25 ,  5E346DD33 ,  5E346DD44 ,  5E346DD47 ,  5E346EE33 ,  5E346EE35 ,  5E346GG17 ,  5E346GG18 ,  5E346GG28 ,  5E346HH13 ,  5E346HH21

引用特許：

審査官引用 (2件)

• 多層プリント配線板の製造方法
  公報種別：公開公報   出願番号：特願2000-001963   出願人：イビデン株式会社
• 回路パターンの形成方法および回路基板
  公報種別：公開公報   出願番号：特願平11-305016   出願人：日東電工株式会社