表示素子用薄膜トランジスタ基板及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (5件)：曾我道照 , 曾我道治 , 古川秀利 , 鈴木憲七 , 梶並順
公報種別：公開公報
出願番号（国際出願番号）：特願2004-310229
公開番号（公開出願番号）：特開2005-128555
出願日： 2004年10月25日
公開日（公表日）： 2005年05月19日
要約：

【課題】リフトオフ工程を利用することによって、工程を単純化することができる表示素子用薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】薄膜トランジスタとともにその薄膜トランジスタに信号を供給して複数の信号ラインを、ゲート絶縁膜を間に置くように形成する段階と、前記ゲート絶縁膜の上に前記薄膜トランジスタ及び信号ラインを覆う保護膜を形成する段階と、フォトレジストパターンを利用して前記保護膜及びゲート絶縁膜をパターニングしながら前記複数の信号ラインの上またはその信号ラインの間にスリットを形成する段階と、前記フォトレジストパターンが存在する保護膜の上に透明導電膜を形成する段階と、前記スリットを通じて浸透したストリッパにより前記透明導電膜が覆わせたフォトレジストパターンを除去して画素電極を形成する段階とを含む。【選択図】図7A

請求項（抜粋）：

複数の薄膜トランジスタと、その薄膜トランジスタと接続された画素電極を含む表示素子用薄膜トランジスタ基板において、前記複数の薄膜トランジスタに信号を供給するために表示素子の非表示領域に形成された複数のパッド電極と、非表示領域で前記パッド電極を覆う保護膜と、ストリッパの浸透のために前記複数のパッド電極の中から少なくとも一つと隣接するように前記保護膜に形成されたスリットとを具備することを特徴とする表示素子用薄膜トランジスタ基板。

IPC (6件)：

G02F1/1368 , G02F1/1345 , G09F9/30 , G09F9/35 , H01L21/336 , H01L29/786

FI (5件)：

G02F1/1368 , G02F1/1345 , G09F9/30 338 , G09F9/35 , H01L29/78 612D

Fターム (67件)：

2H092GA33 , 2H092GA40 , 2H092HA03 , 2H092HA12 , 2H092HA19 , 2H092JA26 , 2H092JB23 , 2H092JB32 , 2H092JB56 , 2H092JB57 , 2H092KA18 , 2H092KB04 , 2H092KB14 , 2H092KB24 , 2H092MA05 , 2H092MA08 , 2H092MA14 , 2H092MA15 , 2H092MA16 , 2H092MA18 , 2H092MA20 , 2H092MA41 , 2H092NA27 , 5C094AA43 , 5C094AA44 , 5C094AA49 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094GB10 , 5F110AA16 , 5F110BB01 , 5F110CC07 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF28 , 5F110FF30 , 5F110GG02 , 5F110GG15 , 5F110GG43 , 5F110GG45 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110HK22 , 5F110HK33 , 5F110HK35 , 5F110HM18 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN72 , 5F110NN73 , 5F110QQ01 , 5F110QQ02 , 5F110QQ14

引用特許：

審査官引用 (8件)

薄膜トランジスタパネルの製造方法
公報種別：公開公報出願番号：特願平4-130478 出願人：富士通株式会社
液晶表示装置及びその製造方法
公報種別：公開公報出願番号：特願平7-012298 出願人：株式会社日立製作所
アクティブマトリクス型液晶表示装置およびその製法
公報種別：公開公報出願番号：特願平6-141502 出願人：株式会社日立製作所

全件表示

前のページに戻る