特許
J-GLOBAL ID:200903008154414220
半導体素子、半導体装置および実装基板
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
藤島 洋一郎
, 三反崎 泰司
公報種別:公開公報
出願番号(国際出願番号):特願2007-093349
公開番号(公開出願番号):特開2008-135675
出願日: 2007年03月30日
公開日(公表日): 2008年06月12日
要約:
【課題】シールリングを介して一の回路に伝播する他の回路のノイズを低減することの可能な半導体素子を提供する。【解決手段】アナログ回路10およびデジタル回路20がp型半導体基板40に混載されている。スクライブライン領域に環状のシールリング60が設けられており、シールリング60に含まれるp型半導体領域35の一部がチップの内側のレイアウトパターン領域にまで延在している。シールリング60はp型半導体領域35を介してノイズアイソレータ70に接続されており、ノイズアイソレータ70を介して外部の低インピーダンスノード(図示せず)と電気的に接続されている。【選択図】図8
請求項(抜粋):
半導体基板の表面に、
複数の回路と、
前記複数の回路を取り囲む環状のシールリングと、
前記シールリングと外部の低インピーダンスノードとを接続する配線と
を備えることを特徴とする半導体素子。
IPC (4件):
H01L 21/822
, H01L 27/04
, H01L 21/320
, H01L 23/52
FI (3件):
H01L27/04 H
, H01L21/88 S
, H01L27/04 U
Fターム (30件):
5F033HH07
, 5F033JJ07
, 5F033KK01
, 5F033KK04
, 5F033KK07
, 5F033MM23
, 5F033NN38
, 5F033RR04
, 5F033RR22
, 5F033UU04
, 5F033UU07
, 5F033VV03
, 5F033VV07
, 5F033XX00
, 5F033XX18
, 5F038AR27
, 5F038AZ06
, 5F038BE07
, 5F038BH02
, 5F038BH03
, 5F038BH09
, 5F038BH10
, 5F038BH19
, 5F038CA03
, 5F038CA05
, 5F038CD12
, 5F038DF12
, 5F038DF14
, 5F038EZ10
, 5F038EZ20
引用特許:
出願人引用 (2件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願2002-341347
出願人:ソニー株式会社
-
米国特許出願公開第2005/0110118号明細書
審査官引用 (2件)
前のページに戻る