特許

J-GLOBAL ID：200903008172026091

半導体装置およびその製造方法

発明者： 柴田 和孝
出願人/特許権者： ローム株式会社
代理人 (1件)： 稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-235620
公開番号（公開出願番号）：特開2001-060658
出願日： 1999年08月23日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】チップ・オン・チップ構造の薄型半導体装置を提供する。【解決手段】親チップMの表面に、子チップDがフェースダウンで接合されている。子チップDの周囲には、親チップDの表面から突出して形成した突起電極Tが設けられている。親チップDの表面は、突起電極Tの頭部を露出されせた状態で、保護樹脂11で封止されている。このチップ・オン・チップ構造の半導体装置10は、半導体ウエハの表面に複数の子チップDをフェースダウンで接合し、突起電極Tを形成した後に、保護樹脂11でウエハの表面を封止し、その後に、ウエハを切断することによって、製造できる。保護樹脂11による封止の後に、保護樹脂11を研削すれば、突起電極Tの頭部を確実に露出させることができる。ウエハの裏面または子チップDの裏面を必要に応じて研削すれば、さらに薄型化できる。

請求項（抜粋）：

第1の半導体チップと、この第1の半導体チップの表面に接合された第2の半導体チップと、前記第1の半導体チップの表面に形成され、外部との接続のための突起電極と、前記突起電極の頭部を露出させた状態で上記第1の半導体チップの表面を封止する保護樹脂とを含むことを特徴とする半導体装置。

IPC (6件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311 ,  H01L 23/12 ,  H01L 23/28

FI (4件)：

H01L 25/08 Z ,  H01L 21/60 311 S ,  H01L 23/28 A ,  H01L 23/12 L

Fターム (10件)：

4M109AA01 ,  4M109BA03 ,  4M109DA04 ,  4M109DB17 ,  4M109FA01 ,  5F044KK05 ,  5F044KK11 ,  5F044KK16 ,  5F044LL01 ,  5F044RR18

引用特許：

審査官引用 (2件)

• 複数チップ混載型半導体装置
  公報種別：公開公報   出願番号：特願平10-104132   出願人：新日本製鐵株式会社, 日本ファウンドリー株式会社, ユナイテッドメモリズ,インコーポレイテッド
• 高集積度チップ・オン・チップ実装
  公報種別：公開公報   出願番号：特願平11-151409   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション