複数チップ混載型半導体装置

発明者： , , , ,
出願人/特許権者： , ,
代理人 (1件)：國分孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-104132
公開番号（公開出願番号）：特開平11-288977
出願日： 1998年03月31日
公開日（公表日）： 1999年10月19日
要約：

【要約】【課題】複数の異なる機能を有するLSIを、プロセス開発や設計環境整備等の費用や時間を費やすことなく、しかも平面的に配置する場合よりも小型化及び配線長の短縮化が実現するように1パッケージ化する。【解決手段】相異なる機能の集積回路が搭載された半導体チップ1(ロジックLSI)と半導体チップ2(DRAM等のメモリLSI)とが、アルミニウム合金からなる接続電極4と接続電極6が対向するように金属バンプ、ここでは金合金からなる金属ボール7を介して当該金属ボール7により接続されて積層チップ11が構成される。

請求項（抜粋）：

第1の集積回路及び第1の接続電極を備えた第1の半導体チップと、各々が同一又は異なる第2の集積回路及び第2の接続電極を備えた少なくとも1つの第2の半導体チップとを備え、前記第1の半導体チップの第1の接続電極と前記第2の半導体チップの第2の接続電極間に金属バンプを配置して前記第1の半導体チップと前記第2の半導体チップとを接続するとともに、前記第1の接続電極と前記金属バンプ間又は前記第2の接続電極と前記金属バンプ間の少なくとも一方が、前記第1又は第2の接続電極と前記金属バンプの表面材料との親和性を改善する材料で形成された層を介して接続されていることを特徴とする複数チップ混載型半導体装置。

IPC (8件)：

H01L 21/60 311 , H01L 21/60 , H01L 21/60 301 , H01L 23/12 , H01L 23/52 , H01L 25/065 , H01L 25/07 , H01L 25/18

FI (6件)：

H01L 21/60 311 S , H01L 21/60 311 R , H01L 21/60 301 A , H01L 23/12 L , H01L 23/52 C , H01L 25/08 B

引用特許：

出願人引用 (12件)

特開昭56-158467
半導体装置の製造方法および装置
公報種別：公開公報出願番号：特願平9-217992 出願人：新日本製鐵株式会社
強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-277465 出願人：ローム株式会社

全件表示

審査官引用 (38件)

特開昭62-009642
特開昭56-158467
特開昭62-009642

全件表示

前のページに戻る