特許
J-GLOBAL ID：200903008252730229

相変化メモリ装置

発明者：
戸田 春希

戸田 春希 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公表公報
出願番号（国際出願番号）：特願2004-569564
公開番号（公開出願番号）：特表2006-514392
出願日： 2003年03月18日
公開日（公表日）： 2006年04月27日
要約：
相変化メモリ装置は、基板と、前記基板上に積層されて、それぞれに相変化により決まる抵抗値をデータとして記憶する複数のメモリセルがマトリクス配列された複数のセルアレイと、前記複数のセルアレイ内の近接する二つメモリセルをペアセルとして選択して、その一方を高抵抗値、他方を低抵抗値状態に書き込む書き込み回路と、前記ペアセルの相補的な抵抗値状態を1ビットデータとして読み出す読み出し回路とを有する。
請求項（抜粋）：
基板と、 前記基板上に積層されて、それぞれに相変化により決まる抵抗値をデータとして記憶する複数のメモリセルがマトリクス配列された複数のセルアレイと、 前記複数のセルアレイ内の近接する二つメモリセルにより構成されるペアセルに、その一方を高抵抗値、他方を低抵抗値状態に書き込む書き込み回路と、 前記ペアセルの相補的な抵抗値状態を1ビットデータとして読み出す読み出し回路とを有する ことを特徴とする相変化メモリ装置。
IPC (2件)：
G11C 13/00 ,  H01L 27/105
FI (2件)：
G11C13/00 A ,  H01L27/10 448
Fターム (8件)：
5F083FZ10 ,  5F083GA10 ,  5F083KA01 ,  5F083KA05 ,  5F083KA20 ,  5F083LA12 ,  5F083LA16 ,  5F083PR01
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM